完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我有一组使用hdl编码器生成的vhdl代码。如何将这个simulink模型生成的功能添加到系统生成器模型中。我尝试通过浏览到vhdl的顶层模块将其添加到blackbox中。但是在模拟中它显示错误。 你能帮帮我吗? 以上来自于谷歌翻译 以下为原文 Hi I have a set of vhdl code generated using hdl coder .How to add this simulink model generated functionality into system generator model.I tried adding it in blackbox by browsing to the top module of the vhdl .But in simulation its showing error. Can You help me with it? |
|
相关推荐
4个回答
|
|
嗨,
错误是什么? 请检查以下链接是否有帮助 https://forums.xilinx.com/t5/Design-Tools-Others/can-use-hdl-coder-for-system-generator/td-p/426014 http://in.mathworks.com/help/hdlcoder/examples/using-xilinx-system-generator-for-dsp-with-hdl-coder.html -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 以上来自于谷歌翻译 以下为原文 Hi, What is the error? Please check if below links can help https://forums.xilinx.com/t5/Design-Tools-Others/can-use-hdl-coder-for-system-generator/td-p/426014 http://in.mathworks.com/help/hdlcoder/examples/using-xilinx-system-generator-for-dsp-with-hdl-coder.html -Vanitha --------------------------------------------------------------------------------------------- Please do google search before posting, you may find relavant information. Mark the post - "Accept as solution" and give kudos if information provided is helpful and reply oriented |
|
|
|
检查这些文档和附加的示例代码
http://www.xilinx.com/support/sw_manuals/sysgen_user.pdf http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/sysgen_ref.pdf 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 black_box.zip 296 KB 以上来自于谷歌翻译 以下为原文 check these documents and attached example code http://www.xilinx.com/support/sw_manuals/sysgen_user.pdf http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/sysgen_ref.pdf Thanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. black_box.zip 296 KB |
|
|
|
嗨,大家好,
感谢您的答复!! 我尝试了附带的例子。他们工作正常。 但当我创建一个它不工作时。我已经附加了在单个文件夹.vhd .m和.slx中创建的3个文件 我正在使用sysgen 2015.2和matlab 2014b 有人可以帮我吧! add_sine1.vhd 21 KB add_sine1_config.m 4 KB main_addsine.slx 21 KB 以上来自于谷歌翻译 以下为原文 Higuys, Thankyou for the response!! I tried with the examples attached.They were working fine . But when I created one its not working.I have attached the 3 files created in a single folder .vhd .m and .slx I am using sysgen 2015.2 and matlab 2014b Can someone please help me with it! add_sine1.vhd 21 KB add_sine1_config.m 4 KB main_addsine.slx 21 KB |
|
|
|
嗨,
我对clk pin有疑问? 黑盒子如何获得时钟?我已经评论clk端口看到共享的例子。那.m脚本是否正确? 以上来自于谷歌翻译 以下为原文 Hi, I have a doubt regarding clk pin? How does the black box get the clock?I have commented clk port seeing the examples shared.Is that .m script correct? |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1122浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 22:36 , Processed in 1.268343 second(s), Total 82, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号