完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
你还没有给我们足够的信息来回答这个问题......
您希望将快域中的哪种信号带入慢速域。 如果信号是：这个问题的答案是非常不同的： - 缓慢变化的状态信号 - 在快速域上用信号通知单个时钟周期断言的“事件” - 此事件发生的频率 - 正在改变的信号总线 - 总线是否具有指示变化的“有效”信号 - 公交车改变的频率 这些问题的答案将决定如何（或者甚至可能）将信息从快速域带到慢速域。 Avrum |
|
|
|
|
|
@ naveengk14 @ avrumwis对，你没有提供足够的信息来获得有意义的答案，但让我假设你想要什么并回答它：如果你的输入信号的脉冲比目标时钟的周期窄，他们
相距足够远以便正确感知，你可以做的一件事是锁定信号的边缘并在目标时钟观察时重置锁存器。 这需要在前端设置/复位锁存器。 时间安排有些挑战，但可行。 另一方面，如果您的输入信号脉冲都比目标时钟周期窄，并且它们经常足以使目标时钟错过脉冲，那么您就没有希望进行常规同步。 您唯一的最佳选择是高速运行采样器并记录脉冲的时间，然后您可以将其传输到低速时钟。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
您可以做的一件事是锁定信号的边缘并在目标时钟观察时重置锁存器。
我不推荐这种方法 - 这需要什么是有效的异步设计技术（用数据信号驱动时钟引脚和/或异步预置/清除输入）。 在相同条件下，您可以使用切换同步器。 在每次出现“脉冲”时，将其用作源时钟域上的切换的使能 总是@（posedge src_clk） 开始 if（pulse_event） toggle |
|
|
|
|
|
嗨，avumw，
考虑： 1个源频率250 MHz，目标频率150 MHz。 2只是单比特数据信号，数据连续出现。 3没有状态信号和Ack信号（表示没有握手信号）。 谢谢娜文G K. |
|
|
|
|
|
@ naveengk14如果你在4ns周期内有一个连续到达的位，你的问题通常被称为“数据恢复”而不是同步。
它还要求您估计并更新时钟边沿的相位以对数据进行采样。 比特流是否有足够的（保证的）转换能够锁定时钟？ 此外，在获得数据之后，您需要对其进行帧化并在转换到低速时钟域之前反序列化为更多位。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
@ naveengk14，
你还没有给我们足够的信息。 这一位信号携带的是什么？ 它可以在每个时钟进行转换吗？ 过渡意味着什么？ 您想如何在较慢的时钟域上表示信号所携带的信息？ 信号是从外部进入FPGA，还是来自另一个时钟？ 最简单的答案是，如果你在250MHz域上有一个任意切换信号而你想在150MHz域上将其作为单比特信号传输，你根本就不能 - 150MHz域上没有足够的带宽来承载 250MHz域上携带的信息。 但为了给你更有用的答案，我们需要所有的细节。 如果你想回答问题，你必须提供有关问题的所有信息 - 我们无法猜出你真正想要的是什么。 需要不止一行问题和答复...... Avrum |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1180浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1016
评论
淘帖
6708
