完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我是Vivado 2016.1的新手，我在设计工具和错误调试方面做得非常努力。 我正在尝试使用同步时钟实现一个简单的向上计数器，输出到LED。 但是，每次我尝试实现我的设计时，都会遇到各种错误。 我的最新一个与我的时钟实现相关的是以下错误： 实现 - >放置设计 - > [Vivado_Tcl 4-23]在DRC期间发现的错误。 Placer没有运行。 这就是我在错误方面给出的全部内容。 我在网上搜索无法找到解决方案。 甚至搜索了如何运行砂矿，并没有运气。 我已经附加了我的VHDL代码和我的约束文件。 但我仍然坚持如何解决这个问题。 此外，这些是一些额外的规格： Windows 7（64位） Zynq 7020评估板（zc702） Vivado 2016.1 SDK 2016.1 非常感谢帮助，因为我整个星期都在与董事会进行交流。 提前致谢。 问候， neo342 myLEDcounter.vhd 2 KB zync_const.xdc 2 KB 
0
|
|
相关推荐
4个回答
|
|
|
你好@ neo3442
这是我为您的设计看到的错误 [DRC 23-20]规则违规（BIVB-1）Bank IO标准支持 - Bank 35具有不兼容的IO，因为：不支持LVDS I / O标准。 移动以下端口或更改其属性：clk_p_in 我看到银行35是人力资源银行。 在HR库中不支持LVDS，但支持LVDS_25。 请参阅http://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf的第91页，并相应地更改clk_p_in的IOSTANDARD。 仅供参考。该设备中的所有银行都是人力资源银行。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
嗨Deepika，
我阅读了用户指南的第91页，并进行了以下编辑： * myLEDcounter.vhd - >将DIFF_TERM => TRUE添加到CLK_IBUFDS端口映射 * zync_const.xdc - >为clk_p_in和clk_n_in将LVDS更改为LVDS_25 不幸的是，它导致了以下错误： [放置30-574] IO引脚和BUFG之间的布线布局不佳。 如果此子设计可接受此子优化条件，则可以使用.xdc文件中的CLOCK_DEDICATED_ROUTE约束将此消息降级为WARNING。 但是，强烈建议不要使用此覆盖。 这些示例可以直接在.xdc文件中使用，以覆盖此时钟规则。 CLK_IBUFDS（IBUFDS.O）被锁定到IOB_X1Y140并且时钟播放器暂时将clk_BUFG_inst（BUFG.I）放置在BUFGCTRL_X0Y31上 [放置30-99] Placer因错误而失败：'IO Clock Placer failed'请在放置期间查看所有ERROR，CRITICAL WARNING和WARNING消息，以了解失败原因。 [Common 17-69]命令失败：Placer无法放置所有实例 我看到你对这篇特别帖子的回复： https://forums.xilinx.com/t5/7-Series-FPGAs/ERROR-Place-30-574-Sub-optimal-placement/td-p/344741/page/2 但是想知道，有没有更简单的方法在我的设计中实现时钟？ 为了实现同步设计，必须包含许多其他设置似乎非常重要。 谢谢， neo3442 （附件包括编辑） zync_const.xdc 2 KB myLEDcounter.vhd 2 KB |
|
|
|
|
|
你好@ neo3442
新错误是因为您未在设计中为时钟端口分配MRCC / SRCC引脚。 当您使用ZC702板时，请使用板载振荡器，请参阅http://www.xilinx.com/support/documentation/boards_and_kits/zc702_zvik/ug850-zc702-eval-bd.pdf的第29页，并使用sysclk或usrclk 你的时钟端口的引脚。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
你好@ neo3442
这有帮助吗？ 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
只有小组成员才能发言，加入小组>>
2395 浏览 7 评论
2810 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2277 浏览 9 评论
3354 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2445 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
779浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
557浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
403浏览 1评论
1984浏览 0评论
702浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1860
评论
淘帖
1447
