完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我创建了新的ioctl（）来切换CS（片选）引脚。 case SPI_IOC_WR_CTRL_CS：retval = __get_user（tmp，（__ u32 __user *）arg）; SPI->主 - > prepare_transfer_hardware（SPI->主）; spi_set_cs（SPI，TRUE）; udelay的（TMP）; spi_set_cs（SPI，FALSE）; SPI->主 - > unprepare_transfer_hardware（SPI->主）; 打破; 在连续SPI传输时，发生“SPI传输超时”错误。 可以任何人帮忙，上面的代码有什么不对。 我正在使用drivers / spi / spi-cadence.c驱动程序。 提前致谢， 钱德拉 
0
|
|
相关推荐
3个回答
|
|
|
您是否收到与以下帖子中提到的相同的错误https://forums.xilinx.com/t5/Embedded-Linux/Spidev-issue-Spi-transfer-timeout/td-p/548153/page/2
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
大多数spi设备需要在事务之间停用cs，如果不是，则执行不同的操作。此外，我不确定您的IOCTL应该实现什么。
你设置它，延迟和取消设置它们之间没有任何动作。 你不应该介于两者之间吗？ - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
谢谢你的重播
我不想在CS集和CS未设置之间传输任何数据。 根据我们的要求，我必须在cs set和cs unset之间给出延迟（请查看附带的时序图） 还有其他方法来控制内核中的CS引脚。 问候， 钱德拉 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2438 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
767浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
381浏览 1评论
1974浏览 0评论
691浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
6080
评论
淘帖
126
