完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
1817
|
生成Video Deinterlacer v4.0之后，我无法在pg017 maual中提到的“v_deinterlacer_v4_0_bitacc_cmodel_nt64”文件夹下找到run_bitacc_cmodel_config.c。
我还尝试运行run_bitacc_cmodel.c，但它仍然在运行时出错 在第279行load_yuv（input_fid，＆amp; config，＆amp; inputs.video_in）; 它给了我错误 并停下来 if（read_yuv422（fid，＆amp; yuv_full_frame_422）> 0） { printf（“错误：无法读取输入yuv文件'％s' n”，config-> source）; 返回（64）; } 请帮忙， v_deinterlacer_v4_0_bitacc_cmodel_lin64.zip 4082 KB 
0
|
|
相关推荐
3个回答
|
|
|
HI @ timklwong
请找到附加的deinterlacer v1_0 cmodel。 它确实包含了run_bitacc_cmodel_config.c。 但是从v1到v4有一些重要的接口相关变化。 ThanksBharath ------------------------------------------------- - --------------------------------------------请标记答案 如果提供的信息可以解决您的疑问/问题，请“接受为解决方案”。给予您认为有用的帖子。感谢.------------------------ -------------------------- ----------- ------------ -------------------- v_deinterlacer_v1_0_bitacc_cmodel.zip 5261 KB |
|
|
|
|
|
|
|
|
|
|
|
其他任何有更新版本的人
用于Video Deinterlacer的run_bitacc_cmodel_config.c？ 或run_bitacc_cmodel_config.exe 非常感谢！ 蒂姆 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1532
