完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
3个回答
|
|
|
不是这样的......
Verilog有非常严格的规则 - 它需要处理已知大小的对象。 即使使用“变量部分选择”，这是Verilog-2001（或2005年，我记不清哪个）中引入的新语言结构，对象的大小必须是固定的。 但是，您尝试做的是使用旋转版本的输入加载表格的每个条目，其中旋转是您的“i”。 这可以在单个任务中完成 for（i = 1;我开始 dataoutput = {datainput，datainput} >> i; 结束 Avrum 在原帖中查看解决方案 |
|
|
|
|
|
不是这样的......
Verilog有非常严格的规则 - 它需要处理已知大小的对象。 即使使用“变量部分选择”，这是Verilog-2001（或2005年，我记不清哪个）中引入的新语言结构，对象的大小必须是固定的。 但是，您尝试做的是使用旋转版本的输入加载表格的每个条目，其中旋转是您的“i”。 这可以在单个任务中完成 for（i = 1;我开始 dataoutput = {datainput，datainput} >> i; 结束 Avrum |
|
|
|
|
|
知道了谢谢！
|
|
|
|
|
只有小组成员才能发言，加入小组>>
3142 浏览 7 评论
3436 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2897 浏览 9 评论
4097 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3082 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1359浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1197浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1404
评论
淘帖
3172
