IOdelayCTRL的新pbme出现错误怎么解决？

大家好，
我发布此消息是因为我有一个带有IOdelayCTRL的新pbme，
我之前已经遇到过这个错误，我修复了它（与xilinx专家帮助^^）添加“.xdc”文件cmd：
set_property IODELAY_GROUP CONTROLLER_DDR3_SDRAM_IODELAY_MIG0 [get_cells inst_wrapper / inst_lvds_prod_3 / inst_selctiO / inst / idelaye2_clk]
但现在我不知道如何解决这个新错误（我在下面发布错误消息）
有人可以帮我吗？
我上传了检查点文件以获得更多解释。
谢谢，
Dhiatébourski
[DRC 23-20]规则违规（PLIDC-4）IDELAYCTRL DRC检查 - 为同一I / O bank 18找到了具有不同IODELAY组约束的IODELAY实例.IODELAY实例及其受限于此组的组是：
'inst_wrapper / inst_lvds_prod_3 / inst_selctIO_prodLVDS_input /安装/ idelaye2_clk：selectio_wiz_0_group'“inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c1_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_0.u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io /输入_ [1] .iserdes_dq_.idelay_dq.idelaye2
：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0' 'inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c1_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_0.u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io /输入_ [7] .iserdes_dq_.idelay_dq.idelaye2：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0'“inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig /
c1_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_0.u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io / input_ [5] .iserdes_dq_.idelay_dq.idelaye2：CO
NTROLLER_DDR3_SDRAM_IODELAY_MIG0' 'inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c1_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_0.u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io /输入_ [2] .iserdes_dq_.idelay_dq.idelaye2：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0'
[DRC 23-20]规则违规（PLIDC-4）IDELAYCTRL DRC检查 - 为同一I / O bank 33找到了具有不同IODELAY组约束的IODELAY实例.IODELAY实例及其约束到该组的组是：'inst_wrapper / inst_controller_ddr3_sdram /
u_controller_ddr3_sdram_mig / c0_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_1.u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io /输入_ [0] .iserdes_dq_.idelay_dq.idelaye2：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0' “inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c0_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper /
u_ddr_mc_phy / ddr_phy_4lanes_1.u_ddr_phy_4lanes / ddr_byte_lane_C.ddr_byte_lane_C / ddr_byte_group_io /输入_ [8] .iserdes_dq_.idelay_dq.idelaye2：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0' “inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c0_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_1
.u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io /输入_ [7] .iserdes_dq_.idelay_dq.idelaye2：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0' “inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c0_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_1.u_ddr_phy_4lanes / ddr_byte_lane_D.ddr_byte_lane_D / ddr_byte_group_io /输入_
[6] .iserdes_dq_.idelay_dq.idelaye2：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0' “inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c0_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_1.u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io /输入_ [5] .iserdes_dq_.idelay_dq.idelaye2：
CONTROLLER_DDR3_SDRAM_IODELAY_MIG0'
ts_vuhf.dcp 1074 KB