完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我将UltraScale Architecture Gen3集成块用于PCI Express v4.1 ipcore作为端点。 我生成了示例设计,并尝试使用测试平台进行仿真。 在模拟中,没有数据包从RootPort块传输到端点设计。 这是因为,pci_exp_usrapp_tx.v的任务TSK_SYSTEM_INItiALIZATION没有超出,wait(reset == 0);. 这是因为复位永远不会被断言。 这是因为RP(RootPort)的cfg_phy_link_status [1:0]保持为0.换句话说,用于模拟RP的模块不检测端点(在这种情况下为DUT)。 如果你能帮我解决这个问题我真的很感激。 问候, Charith |
|
相关推荐
2个回答
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
423浏览 1评论
1523浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
508浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 18:07 , Processed in 2.477154 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号