完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2973
|
你好，
我正在为我的ZedBoard使用OV7670相机。 我的项目是从相机捕获并将其存储在DDR内存中，并通过VGA输出到显示器。 我的Block设计看起来像这样： HTTP：//lauri.võsandi.com/cache/c9e26b07f5904f12928a883f1a914073.png 比特流生成有效，但编程zedboard后没有任何反应。 我需要另一个VGA输出还是块设计错误。 
0
|
|
相关推荐
4个回答
|
|
|
|
|
|
|
|
|
VDMA来自Xilinx IP Catalog，配置如下：
|
|
|
|
|
|
请转到本文档的第16页：http：//www.xilinx.com/support/documentation/ip_documentation/axi_vdma/v6_2/pg020_axi_vdma.pdf并查看谁正在编程所有这些寄存器。
具体是谁在MM2S_VDMACR中设置RS位。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
我收到了AXI-STREAM的一个严重警告：
- [BD 41-967] AXI接口引脚/ OV7670_AXI / M_AXIS与任何时钟引脚无关。 它可能无法正常工作。 如果设置了VDMACR.RS = 1，则VDMA引擎正在运行。 我该怎么设置这个位。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1280浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1967
