完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
你好,
我对vhdl中的状态机感到困惑。 我有自定义IP,有两个Slave输入和一个主输出。 我将1st_input的状态机写入文件,现在想要使用该特定文件中的其他输入(包含状态机)。 我应该为第二次输入制作另一台状态机吗? 这是我的代码; 但我的第二个输入只会在第一次更新值,而不会在每次更改后更新。 虽然我的第一个输入工作正常。 : 当Read_Inputs => if(S_AXIS_TVALID ='1')时,My_Output |
|
相关推荐
1个回答
|
|
S_AXIS_TVALID是第一次输入的有效信号。
|
|
|
|
只有小组成员才能发言,加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2456 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1028浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-18 10:26 , Processed in 1.320446 second(s), Total 78, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号