完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
869
|
大家好，我最近自己开始进行VHDL编程。
因为几个错误而陷入困境。 我在VHDL的结构代码中得到3个错误。 其中一个错误是“模型”和“2”在目标库中具有不同的特征。用户组件'和2'与库原语'和2'冲突 请帮帮我。 我附上了错误的屏幕截图，请检查它们并帮助我继续进行 
0
|
|
相关推荐
4个回答
|
|
|
@kandukurivarun将你的子模块名称从and_2，or_2转换为其他通行证的名称。
-Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
@pratham：谢谢你的回复，但我仍然得到同样的错误。我改变了子模块的名称。
|
|
|
|
|
|
@kandukurivarunpost您的代码在这里。
-Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
entity myexample是Port（IN_0：STD_LOGIC; IN_1：STD_LOGIC; IN_2：STD_LOGIC; IN_3：STD_LOGIC; OUT_0：out STD_LOGIC）; end myexample;
myexample的结构结构，信号，X1，X2，X3：std_logic;组件INV端口（I：in std_logic; O：out std_logic）; 结束组件;组件AND2port（IN_0，IN_1：在std_logic中; OUT_0：out std_logic）; 结束组件;组件OR2port（IN_0，IN_1：在std_logic中; OUT_0：out std_logic）; 结束组件;开始BB1：INV端口映射（X1，X3）; BB2：AND2端口映射（IN_0，IN_1，X1）; BB3：AND2端口映射（IN_2，IN_3，X2）; BB4：OR2端口映射（X3，X2） ，OUT_0）; 结构; |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1158浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2227
