完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
模块加法器(s,cout,x,y,cin);参数n = 32;输入[n-1:0] x,y;输入cin;输出[n-1:0] s;输出cout; wire [n
:0] c; genvar k;赋值c [0] = cin; generatefor(k = 0; kbegin:addstagefulladder addbit(s [k],c [k + 1],x [k],y [k],c [k]); endendgenerateassign cout = c [n]; endmodule 我没有得到上述代码的输出。 请告诉我为什么没有得到输出。 |
|
相关推荐
5个回答
|
|
您使用的是名为“fulladder”的模块,您没有发布源代码。
如果我不得不猜测,实例化中可能存在问题。 您使用位置端口映射,这使得很容易错误地映射端口。 我建议使用命名端口映射来确保连接正确。 - Gabor |
|
|
|
module fulladder(sum,Cout,A,B,Cin);
输入A,B,Cin; 输出和,Cout; 赋值= A ^ B ^ Cin; 分配Cout =(Cin& A)| (Cin& B)|(A& B); endmodule |
|
|
|
|
|
|
|
也适合我。
即使没有任何刺激,我也希望“s”和“cout”输出为“X”而不是“Z”。 看起来好像没有编译好的模块。如果你从ISE GUI启动ISIM,我建议你去选项并关闭“增量编译”。 或者通过“重新运行所有”而不是双击来开始模拟。 如果所有其他方法都失败了,请启动一个新项目并将代码添加到其中。 - Gabor |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2220 浏览 7 评论
2643 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2125 浏览 9 评论
3197 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2248 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
494浏览 1评论
1574浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2218浏览 0评论
544浏览 0评论
1710浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-1 08:54 , Processed in 1.320702 second(s), Total 84, Slave 68 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191