完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我有ML405板的Massachusettes大学的SATA HOST控制器程序。 但是，如果我尝试在Xilinx ISE 14.6上运行下载的项目，它会产生很多错误。 我只是想在不连接硬件的情况下模拟项目。 造成这么多错误的原因可能是什么，应该如何解决？ 错误列表的快照附在此文件中。 
0
|
|
相关推荐
10个回答
|
|
|
你好，
您似乎尚未将所有文件添加到项目中，或者项目目录中不存在文件。 你能看到一个问号“？” 在层次结构窗口中的文件名前面？ 如果是，请确保您已添加所有必需的文件和文件存在于项目目录中。 但是在快照中我只能看到警告您面临的其他错误？ 谢谢， Shreyas -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新主题之前，在论坛或xilinx用户指南中发布问题。 请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有帮助且回复导向的帖子给予荣誉（左侧提供的星标）.---------- -------------------------------------------------- ---------------------------------- -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新帖子之前在论坛或xilinx用户指南中发出问题。请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有用的帖子给予荣誉（右边提供的星号） 并回复.---------------------------------------------- ------------------------------------------------ |
|
|
|
|
|
嗨，
正如我从您的错误消息中可以理解的那样，您在设计中使用了IP。 您收到这些错误是因为当前项目中缺少某些IP文件。 你是如何创建这个项目的？ 您从哪个位置获取设计文件？ 谢谢，Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在论坛上发布查询之前，与您的设备和工具相关的文档/答案记录。搜索相关论坛并确保您的查询不会重复。 请将帖子标记为“接受为解决方案”，以防它有助于解决您的查询。帮助回答 - >给予赞誉----------------------- -------------------------------------------------- ---------------------- |
|
|
|
|
|
嗨，
我实际上从这个网站下载了一位Mr：Gormann创建的项目文件。 http://www.ecs.umass.edu/ece/tessier/rcg/virtex4-sata/sata_core.html 我还没有连接任何硬件，只是想在我的Xilinx ISE 14.6上运行这个项目。 当我这样做时，我遇到了很多错误。 我想知道在执行这个项目之前是否需要连接硬件？ 我还需要一些用户界面软件，如tera com，影响下载到我的PC上，因为我想实现SATA读/写。 设计师是否有可能在我列出的网站上上传整个项目？ 请建议如何解决这个问题。 |
|
|
|
|
|
|
|
|
|
|
|
喜
1-似乎项目已正确上传，但未生成警告中列出的所有ips的输出产品。 您需要生成那些ips的输出产品 2-要在硬件上执行此项目，您需要将硬件连接到PC。 您可以使用impact来下载硬件上的比特流。 3-但您也可以使用行为，后期综合，后期实施模拟来检查代码的行为。 谢谢， Shreyas -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新主题之前，在论坛或xilinx用户指南中发布问题。 请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有帮助且回复导向的帖子给予荣誉（左侧提供的星标）.---------- -------------------------------------------------- ---------------------------------- -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新帖子之前在论坛或xilinx用户指南中发出问题。请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有用的帖子给予荣誉（右边提供的星号） 并回复.---------------------------------------------- ------------------------------------------------ |
|
|
|
|
|
你的意思是说，如果我不买非常昂贵的IP核，该程序将无法工作？
|
|
|
|
|
|
喜
不，我的意思是说你需要为该IP生成输出产品。 并且如果您没有IP许可证，您将无法使用它。 但是工具会直接抛出许可证错误，但事实并非如此。 谢谢， Shreyas -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新主题之前，在论坛或xilinx用户指南中发布问题。 请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有帮助且回复导向的帖子给予荣誉（左侧提供的星标）.---------- -------------------------------------------------- ---------------------------------- -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新帖子之前在论坛或xilinx用户指南中发出问题。请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有用的帖子给予荣誉（右边提供的星号） 并回复.---------------------------------------------- ------------------------------------------------ |
|
|
|
|
|
我根据您的建议重新生成了所有IP内核。
我不再接受这些警告了。 但是，当我尝试模拟行为模型时，我会收到一些其他警告，如屏幕截图所示。 此外，该程序是为Virtex 4 FPGA编写的。 如何将设备更改为Virtex 5 ML507评估板？ 我还附上了模拟的截图。 我需要将此程序用于我的Virtex 5 ML507评估板。 |
|
|
|
|
|
你好，
如果您为每个查询打开一个新线程并在原始问题得到解答时关闭当前线程，那么它的做法很好。 但是我会在上一篇文章中回答你的问题 1-您可以从设计属性窗口更改设备/板。 但是你需要相应地处理UCF文件。 2-模拟警告清楚地表明存在端口宽度不匹配。 请比较测试台和原始rtl文件中的端口宽度是否匹配。 谢谢， Shreyas -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新主题之前，在论坛或xilinx用户指南中发布问题。 请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有帮助且回复导向的帖子给予荣誉（左侧提供的星标）.---------- -------------------------------------------------- ---------------------------------- -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新帖子之前在论坛或xilinx用户指南中发出问题。请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有用的帖子给予荣誉（右边提供的星号） 并回复.---------------------------------------------- ------------------------------------------------ |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1003
评论
淘帖
1861
