完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
亲爱的xilinx用户
我需要存储一个超过60个时钟周期的数据向量,然后使用它。 我很困惑,在这种情况下,哪两个用于RAM或FIFO,以获得项目的最佳区域和速度,或者如果有另一种更好的方法来处理这种情况。 |
|
相关推荐
7个回答
|
|
然后我会使用FIFO,将阈值标志(几乎是情绪或几乎完整)设置为FIFO中60个条目对应的值,然后在该标志被置位后立即开始读取(或根据您的选择取消置位).BRVlad
弗拉迪斯拉夫·穆拉文 在原帖中查看解决方案 |
|
|
|
|
|
|
|
谢谢Vladislav Muravin先生关于速度和面积的问题是一样的
|
|
|
|
我有一个10位eachand的std_logic_vector数据在向量之后输入向量直到60个时钟周期然后我想在每个时钟周期中一个接一个地使用这些向量
|
|
|
|
|
|
|
|
是的,并且矢量在每个时钟周期顺序进行,然后在60个时钟周期之后也顺序读取数据
|
|
|
|
然后我会使用FIFO,将阈值标志(几乎是情绪或几乎完整)设置为FIFO中60个条目对应的值,然后在该标志被置位后立即开始读取(或根据您的选择取消置位).BRVlad
弗拉迪斯拉夫·穆拉文 |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
544浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
365浏览 1评论
1962浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 16:28 , Processed in 1.484641 second(s), Total 89, Slave 72 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号