完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
有没有一种将位串转换为状态的好方法。 我有以下代码: foo的架构行为是 type state_type是( state0,state1,state2,state3,state4,state5,state6 ); 属性ENUM_ENCODING:string; state_type的属性ENUM_ENCODING:type is “000 001 010 011 100 101 110”; 信号状态:state_type; 开始 case bar_in(2 downto 0)选择 州 但是为了没有两个州的字符串定义,我想要像: foo的架构行为是 type state_type是( state0,state1,state2,state3,state4,state5,state6 ); 属性ENUM_ENCODING:string; state_type的属性ENUM_ENCODING:type is “000 001 010 011 100 101 110”; 信号状态:state_type; 开始 州 这不合成。 有没有办法做类似于第二个? 谢谢, 特勒尔斯 |
|
相关推荐
6个回答
|
|
您可以在vhdl中使用状态机或使用任何其他功能
http://web.engr.oregonstate.edu/~traylor/ece474/vhdl_lectures/essential_vhdl_pdfs/essential_vhdl107-127.pdf http://userweb.eng.gla.ac.uk/scott.roy/DCD3/04_VHDL_loops.pdf 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 在原帖中查看解决方案 |
|
|
|
您可以在vhdl中使用状态机或使用任何其他功能
http://web.engr.oregonstate.edu/~traylor/ece474/vhdl_lectures/essential_vhdl_pdfs/essential_vhdl107-127.pdf http://userweb.eng.gla.ac.uk/scott.roy/DCD3/04_VHDL_loops.pdf 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
troelsfr写道:
嗨, 有没有一种将位串转换为状态的好方法。 我有以下代码: foo的架构行为是 type state_type是( state0,state1,state2,state3,state4,state5,state6 ); 属性ENUM_ENCODING:string; state_type的属性ENUM_ENCODING:type is “000 001 010 011 100 101 110”; 信号状态:state_type; 开始 case bar_in(2 downto 0)选择 州 但是为了没有两个州的字符串定义,我想要像: foo的架构行为是 type state_type是( state0,state1,state2,state3,state4,state5,state6 ); 属性ENUM_ENCODING:string; state_type的属性ENUM_ENCODING:type is “000 001 010 011 100 101 110”; 信号状态:state_type; 开始 州 这不合成。 有没有办法做类似于第二个? 谢谢, 特勒尔斯 你为什么不让这些工具为你做状态编码? 没有理由自己做。 ----------------------------是的,我这样做是为了谋生。 |
|
|
|
balkris写道:
您可以在vhdl中使用状态机或使用任何其他功能 http://web.engr.oregonstate.edu/~traylor/ece474/vhdl_lectures/essential_vhdl_pdfs/essential_vhdl107-127.pdf http://userweb.eng.gla.ac.uk/scott.roy/DCD3/04_VHDL_loops.pdf 谢谢。 因此,执行此操作的唯一方法是执行“手动”状态编码,如第17页中的第一个参考中所做的那样? 特勒尔斯 |
|
|
|
bassman59写道:
你为什么不让这些工具为你做状态编码? 没有理由自己做。 简而言之:原因是自动化 - 使用手动编码,我可以编写一个Python程序,自动提取状态及其相应的位表示,并测试u***接口+电路是否按预期工作。 稍微长一点的版本:我有几个小电路,我通过USB接口访问,其中一些状态相当于访问不同的电路。 为了做到这一点,我有一个字符串代码,相当于主电路中的内部状态。 例如,state0激活circuit0,state1激活circuit1等。为了告诉fpga哪个状态,我发送一个bitstring(上例中为bar_in),然后转换为一个状态。 因此,我在位串之间有一对一的对应关系,在内部用于设置状态,外部用于请求特定状态。 为了避免在我保留位表示的两个或多个位置,最简单的是为状态手动设置它,因为解析整个VHDL代码并尝试提取关系并不是那么容易。 如果这没有意义,请再次询问,如果您认为有更好的方法来存档此类自动化测试,请告诉我。 谢谢, 特勒尔斯 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2396 浏览 7 评论
2811 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2279 浏览 9 评论
3358 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2445 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
790浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
560浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
411浏览 1评论
1987浏览 0评论
708浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-6 19:27 , Processed in 1.157373 second(s), Total 58, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号