完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我使用Quartus 2软件设计了一个处理器并且编译得很好。
然而,我的业务合作伙伴使用Xilinx 8.1& Xilinx 14.7版本并且在这些平台上,设计无法编译。 DorQ.vhd文件是设计中的顶级实体。 我还附上了生成的错误消息。 有人可以建议解决这个问题。 语法没问题,但程序不会合成设计。 是否有我们可以更改的设置来纠正此问题。 谢谢。 DorQ Processor.zip 66 KB 错误消息.zip 293 KB |
|
相关推荐
2个回答
|
|
|
|
|
|
您编写了一个内部三态总线,现代FPGA中没有内部三态资源。
Quartus软件很可能用线或功能代替三态总线,但Xilinx合成器不会产生错误条件。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2360 浏览 7 评论
2779 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2411 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
725浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
520浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
330浏览 1评论
734浏览 0评论
1933浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-5 12:17 , Processed in 1.403627 second(s), Total 49, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号