完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
亲爱的大家，
我正在做一个关于一些bisic信号处理的项目。 它描述如下，信号由PmodMic采样，然后数字化信号被发送到我们定制的滤波器模块，然后滤波后的信号被发送到ARM进行进一步处理，显示等。我想知道如何处理接口bewtween Pmod和客户IP，以及自定义IP和ARM，有人可以给我建议，谢谢。 伟 
0
|
|
相关推荐
5个回答
|
|
|
嗨，
看起来PmodMIC为音频数据提供了SPI接口。 您可以查看以下IP以获取音频数据并将其放在AXI接口上。 http://www.xilinx.com/products/intellectual-property/axi_spi.htm 然后，一旦你在AXI方面有这个，你可以把它带到emories，你可以使用存储的数据并使用ustom IP处理它。 我希望这些信息对您有所帮助。 问候， KR -------------------------------------------------- --------------------------------------------请注意 - 请注明 答案为“接受为解决方案”，如果提供的信息是有帮助的。给予您认为有用的帖子。感谢 - ------------------------- ------------------------ ------------------- |
|
|
|
|
|
嗨KR，
感谢您的回复。 你的意思是我可以先用SPI AXI-Iite包装Pmod初始模块。 然后，PS可以通过SPI控制它。 让PL直接控制没有AXI总线的Pmod模块怎么样？ 我的意思是将Pmod和我们定制的过滤器模块包装在一起。 谢谢你的任何评论。 伟 |
|
|
|
|
|
嗨，
我的意思是PS将控制AXI-SPI内核的AXI端，AXI SPI将控制PmodMic的SPI。 AXI SPI 即，PS ---------> AXI-SPI核心------------> PmodMic。 PS具有P1侧的轴接口而不是SPI。 这就是goos解决方案，因为你也有一些自定义IP 我建议你也查看下面的文件。 http://www.xilinx.com/support/documentation/user_guides/ug585-Zynq-7000-TRM.pdf 问候， Koti Reddy -------------------------------------------------- --------------------------------------------请注意 - 请注明 答案为“接受为解决方案”，如果提供的信息是有帮助的。给予您认为有用的帖子。感谢 - ------------------------- ------------------------ ------------------- |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1029浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1604
评论
淘帖
3691
