完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
2077
|
你好，
我正在使用Questa进行模拟，我已经使用ISE14.1编译了Xilinx库。 虽然我已经通过FIFO的参数将FASLE值传递给First_Word_Fall_T但是我收到以下错误消息。 任何想法？ 通用“FIRST WORD FALL THROUGH”超出范围FALSE（0）到TRUE（1） 问候， 哈迪 
0
|
|
相关推荐
2个回答
|
|
|
嗨，
我认为你使用原始而不是核心，但FALSE似乎是可接受的价值。 你在XSIM / ISIM中也看到了同样的错误吗？ 你能展示你的实例或提供测试用例吗？ 来自UG768 通用映射（DEVICE =>“7SERIES”， - 目标设备：“VIRTEX5”，“VIRTEX6”，“7SERIES”ALMOST_FULL_OFFSET => X“0080”， - 设置几乎完整的阈值ALMOST_EMPTY_OFFSET => X“0080”， - 集 几乎为空的阈值DATA_WIDTH => 0， - 有效值为1-72（37-72仅在FIFO_SIZE =“36Kb”时有效）FIFO_SIZE =>“18Kb”， - 目标BRAM，“18Kb”或“36Kb”FIRST_WORD_FALL_THROUGH = > FALSE） - 将FIFO FWFT设置为TRUE或FALSE 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
如果没有看到完整的设计，它应该很难正确地说。
您可以参考语言模板以获得正确的用法。 您是否与ISIM / XSIM模拟器出现相同的错误 我还建议你使用FIFO发生器核心。 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1432浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1127
