完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，需要一些帮助我实际上是想在我的nexys3板上实现一个简单的门程序（请找到附带的VHDL文件）。但在实施阶段有以下警告“
参数：381 - 此架构不支持以下一个或多个开关-p和-r。 PAR将忽略开关并且处理将继续'但在编程'成功'之后，尽管'完成'指示灯亮起，但FPGA没有响应。请帮助 example12.aws 1 KB 
0
|
|
相关推荐
3个回答
|
|
|
我从aldec active HDL教程中复制了确切的设计
|
|
|
|
|
|
我在项目中找到的唯一.ucf文件已完全注释掉了。
如果您没有告诉工具将哪个引脚分配给每个信号，那么您如何期望FPGA在硬件中正常工作？ 顺便说一句，我对Aldec设计流程一无所知。 但是对于Xilinx流，UCF文件可能包含所有引脚的LOC约束，即使它们未在设计中使用。 没有必要在UCF文件中注释掉未使用的引脚。 您只需要“允许未使用的LOC约束”-aul命令行选项用于NGDBUILD。 - Gabor |
|
|
|
|
|
我确实检查了“允许未使用的LOC约束”它生成.bit文件..但是在编写Nexys 3板时 - >即使“完成”指示灯亮起也没有响应.....
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2779 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2411 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
725浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
521浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
331浏览 1评论
734浏览 0评论
1933浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1258
评论
淘帖
3147
