完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
哪种Xylinx产品具有足够的BlockRAM性能，适用于MAX5879 DAC的DDS AWG数据源（14bits @ 2.3Gsps）？
FPGA中生成的数据应以2.3Gs / s的速率从片内BRAM更新此DAC，该片段由48位相位累加器的20个最高有效位寻址。 我将不胜感激任何建议在哪里查看数据表中的性能特征，这将使上述可行。 乔治 
0
|
|
相关推荐
7个回答
|
|
|
乔治，
你的第一个问题是IO：进出数据。 14位，LVDS。 DDR（使用两个时钟边沿）意味着1.15 GHz时钟IO。 请查看数据表，第3节，时序和IO的功能。 然后问题（如你所注意的）是如何快速获取BRAM中的数据。 如果一个使用28位宽的字（在36数据模式下使用BRAM，或者甚至更宽），可以运行多个宽BRAM，一个在上升沿，一个在下降沿，交替，并安排 通过多路复用器到DDR IO DFF的上升沿和下降沿D输入（因为BRAM不能在1.13 GHz时钟，但多路复用器可以足够快地切换到DDR DFF D输入......）。 无论如何，我会非常仔细地检查高速DDR存储器设计，因为这将是类似的（就试图达到1.15 GHz时钟速率以获得2.3 Gb / s数据而言）。 它可能是不可能的：它是非常激进的。 高速进入或退出FPGA的关键是以更低的时钟速率进入非常宽的范围。 对于100 Gb网络，设计使用1024位宽并行数据包处理....这意味着100 MHz系统时钟。 这允许在一个时钟周期中有更多级别的逻辑，并且设计不太容易放置和路由（但是能够处理64到1024位的任何长度数据包非常诡计，所以有很多逻辑 ！）。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
我很惊讶I / O会成为主要问题。
输入不应该是因为一旦逻辑开始从BRAM输出值，除了时钟之外几乎没有输入到FPGA中。 无论如何，典型的BRAM访问时间是多少？ MAX5879 DAC具有四重多路复用输入端口，可使FPGA - > DAC接口以1/4的采样速率运行。 我仍然担心BRAM访问时间，即使我“宽”，因为添加到相位累加器的频率调谐字（FTW）可以是任何东西，这意味着虽然顺序，需要的14位样本 将被访问将在BRAM中相当丑陋的地址，例如：0,768,1536,2304,3072等... 这并不像访问0,1,2,3,4,5,6等那么容易...... 用“BRAM广泛的话”不会在奇怪的FTW中失去优势吗？ 乔治 |
|
|
|
|
|
乔治，
BRAM Fmax在数据表的第3部分中说明。 不，你不会因为走得太远而失去任何东西。 是的，在1.15 GHz的IO和接入它将是一个真正的挑战，因为从BRAM，通过多路复用器到DDR FF D输入的距离小于1000 ps。 在那1000 ps你不得不只有那里的数据，但它必须由多路复用器切换（BRAM将以一半的速度运行，或者对于双字运行约2ns，或者可能是4x，或者4ns为 四重复合词）。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
HiAustin，
现在我和这个话题有同样的问题。 我想使用KC705和DAC ad9379制作2.5gsps采样率AWG。 但是用于发送的信号数据（超过一百万字）太大而无法使用BRAM。 所以我想将数据存储在DDR3（1 GB）中，然后将它们读出并发送到DAC。 DAC频率为2.5GHZ，DAC中的两个通道输入和DDR速率，两个通道的DAC输出数据速率为2500/2/2 = 625MHZ。 这意味着我必须有两个14位数据用于DDR3的输出，至少625MHZ速率。 现在系统使用MICROBLAZE控制和读取数据并发送到DAC部分我想制作一个定制的IP核。 现在从DDR3部分读取数据，我想使用DMA ip核心，但我之前没有使用过DMA ip核心。 它似乎只能从一个地址传输来自DDR3的大量数据，它能否每隔几个地址读取一个字数据？（因为DDS需要改变输出频率的步骤，并且要读取的数据是相关的 到了这一步。） 那么你认为DMA能够快速读取DDR3不同地址的数据吗？ 你有什么建议吗？ 非常感谢。 杰森。 |
|
|
|
|
|
杰森，
再次，广泛。 您可能无法使用KC705执行此操作，因为DDR接口可能不够宽。 您可能必须拥有128,144甚至更宽的DDR接口。 在这样的快速数据应用中，我已经看到存储器总线宽达288位（使用BRAM中的ECC块为4组72位来获得4个ECC 64位组）。 并且，是的，DDR需要预充电，刷新，循环，这会降低整体速率，并且可能需要使用BRAM FIFO来确保始终流向接收器/源。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
奥斯汀，
谢谢您的回复。 但是KC705上的DDR3可以达到1600Mb / s，64位，那么带宽可以达到1600 * 64 = 102.4Gb / s，即12.8GB / s。 对于14位输出，DDR3应该足够快，以便具有625MHZ频率的双通道输入14位DAC（625MHZ = 2500MHZ /双通道/ DDR模式）。 不是吗？ 我错过了什么吗？ 现在我已经购买了KC705和DAC板，所以如果不能这么快，你认为它有多快？ 谢谢 杰森。 |
|
|
|
|
|
我司可提供货品MAX5879+赛灵思／TI／英飞凌／海思半导体／等主控芯片方案参考
MAX5879EXF+ CSBGA;256 pins; 封装信息 -40°C to +85°C 关键特性 业界领先性能 WCDMA ACLR：2.14GHz下为70dB DOCSIS ACP：400MHz、8通道(256 QAM)下为-70dBc 噪声密度：200MHz下为-165dBc/Hz 高输出功率：9dBm (CW) 频率响应模式：NRZ、RZ、RF、RFZ 2GHz输出带宽 2:1或4:1多路LVDS输入 每个端口达1150MHz 工作在1倍或2倍数据速率 片上DLL用于输入数据同步 复位功能用于多路DAC同步 |
|
|
2019-11-20 20:34:53
评论
|
|
只有小组成员才能发言，加入小组>>
2355 浏览 7 评论
2776 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2245 浏览 9 评论
3321 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2408 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
721浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
515浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
324浏览 1评论
728浏览 0评论
1927浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1416
淘帖
2657
