完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好：
我是一个使用FPGA的新手。 使用dpr（动态部分重配置）功能，我必须构建一个ipcore作为mb的从属。 我的主板是xc5vlx110t。 通过一些教程，我完成了ug744和音频过滤器实验室。 我可以制作一个简单的ipcore来完成一些应用程序，比如从和模块到或。 我的工作是为dpr模块权衡创建一个新算法，我需要评估模块的运行时间。 所以我选择vivado hls，它可以帮助我完成这些工作。 有了这个工具，首先我需要编写模块'C代码，第二个模拟，第三个插入指令，第四个syn，最后到RTL（这一步可以创建ipcore）。 同时，它可以为我们提供api。 是的，它可以很好地工作。 此外，我把过滤引擎混淆为xapp1159.zip的pr top ip。 我不知道如何制作顶级IP。 但它只支持axi总线而不是我的virtex5的plb总线。 我问自己：为什么不使用HLS创建VHLD，我使用vhdl手动创建ip。 在ug744中，完成这很容易。 但我需要处理一些数组和图像，我可能在c代码中使用一些指针或数组。 我不知道如何将此vhdl连接到顶级手册。 一般来说，我不知道如何在xapp1159中制作过滤引擎，以及如何使用处理数组模块手册制作顶级ip。 有人可以帮助我或提供一些关于此的链接吗？ 怀着最诚挚的谢意，谢谢！ 
0
|
|
相关推荐
6个回答
|
|
|
|
|
|
|
|
|
嗨，siktap
谢谢！ 用户指南和教程很有用。 像UG744一样，它可以帮助我们完成部分重新配置程序。 我完成了这部分。 现在，令我困惑的是如何通过pr处理图像或音频处理。 关键问题不在于如何制作pr，是图像处理。 在我看来，它可能需要一些ipcores。 如果我这样做，这可能需要很长时间。 所以我需要一个提供的架构来完成所有的工作。 我想我会发现如何做到这一点，你可以这样做：http：//www.wiki.xilinx.com/Zynq+7000+Partial+Reconfiguration+Reference+Design，它让我的工作变得轻松。 但现在我只知道这一点，而不是完成它。 接下来，我将花一些时间自己完成它。 我用的是ZedBoard，你能给我一些建议吗？ 问候 lljfpga |
|
|
|
|
|
lljfpga写道：
嗨，siktap 谢谢！ 用户指南和教程很有用。 像UG744一样，它可以帮助我们完成部分重新配置程序。 我完成了这部分。 现在，令我困惑的是如何通过pr处理图像或音频处理。 关键问题不在于如何制作pr，是图像处理。 在我看来，它可能需要一些ipcores。 如果我这样做，这可能需要很长时间。 所以我需要一个提供的架构来完成所有的工作。 我想我会发现如何做到这一点，你可以这样做：http：//www.wiki.xilinx.com/Zynq+7000+Partial+Reconfiguration+Reference+Design，它让我的工作变得轻松。 但现在我只知道这一点，而不是完成它。 部分重新配置和您设计所需的功能完全分开。 如何处理音频处理设计FIRST，然后当它工作时，确定您是否确实需要PR，然后才开始实施它。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
|
嗨，贝斯曼59
感谢您的回复。 你的建议很有帮助。 问题实际上是关于音频处理。 如果我可以获得音频处理的IP核，或者使用VHDL编写它。 事情可能很容易。 但我必须使用vivado hls来完成音频处理功能，因为我需要评估每个函数运行时。 从vivado hls，我可以获得音频处理的VHDL CODE实体。 我尝试修改我的顶级ipcore以连接音频处理的VHDL CODE实体。 当功能很简单时，我可以轻松完成。 当函数使用数组或指针时，我感到困惑。 也许它需要一些寄存器来处理数组。 我不知道如何将它连接到顶级IP。 |
|
|
|
|
|
lljfpga写道：
但我必须使用vivado hls来完成音频处理功能，因为我需要评估每个函数运行时。 从vivado hls，我可以获得音频处理的VHDL CODE实体 听起来太复杂了。 谁说“你必须使用Vivado HLS？” 看起来你正在用机枪捕捉松鼠。 只需在VHDL中对设计进行编码即可完成。 使用标准HDL测试台进行验证。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
|
是的，这真的很复杂。
我的下一个工作需要从vivado hls获得一些东西。 如果我使用生成的VHDL实体连接顶级ip，我的工作可能非常困难，尤其是函数IO include array。 幸运的是，我找到了xilinx.com提供的方式。 链接是http://www.wiki.xilinx.com/Zynq+7000+Partial+Reconfiguration+Reference+Design。 我们可以用HLS生成的ip核心替换pr区域。 提供的顶级IP核是过滤引擎。 但我不知道它如何识别我的IP核心。 问候 lljfpga |
|
|
|
|
只有小组成员才能发言，加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1028浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1798
评论
淘帖
1333
