完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我不能感谢你的帮助，奥斯汀。
因此，没有其他人必须花时间在互联网上搜索这些信息，我想我会为其他想要将差分时钟转换为单输入时钟（不改变频率）的人发布我的解决方案。 在UCF文件中： NET“CLK_P”LOC =“R3”| IOSTANDARD =“DIFF_SSTL15”; NET“CLK_N”LOC =“P3”| IOSTANDARD =“DIFF_SSTL15”; 然后在我的原理图文件中，我将CLK_P和CLK_N连接到IBUFGDS模块，然后将其连接到BUFG模块。 Voila，单输入时钟退出BUFG模块。 再次感谢，我希望能帮到别人！ 在原帖中查看解决方案 |
|
|
|
|
|
格兰特，
演示设计完成了它们。 打开它们，看看它们。 http://xgoogle.xilinx.com/search?output=xml_no_dtd&ie=UTF-8&oe=UTF-8&client=support&proxystylesheet=support&site=Answers_Docs&filter=0&resultsView=category&tab= BK试验＃= 1000＆安培; sortBy =日期和安培; show_dynamic_navigation = 1＆安培;排序=日期％3AD％3AR％3Ad1＆安培;的DocumentClass =文档... Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
我不能感谢你的帮助，奥斯汀。
因此，没有其他人必须花时间在互联网上搜索这些信息，我想我会为其他想要将差分时钟转换为单输入时钟（不改变频率）的人发布我的解决方案。 在UCF文件中： NET“CLK_P”LOC =“R3”| IOSTANDARD =“DIFF_SSTL15”; NET“CLK_N”LOC =“P3”| IOSTANDARD =“DIFF_SSTL15”; 然后在我的原理图文件中，我将CLK_P和CLK_N连接到IBUFGDS模块，然后将其连接到BUFG模块。 Voila，单输入时钟退出BUFG模块。 再次感谢，我希望能帮到别人！ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1039浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1316
评论
淘帖
1892
