完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我在逻辑中使用单端口RAM模块,深度为208896,长度为12位。 我想通过增加内存深度和字长来提高计算的精度。 请让我知道我的FPGA的深度和宽度的兼容值。 最大块RAM存储器的数据表是14,976 Kb。 问候, Tanay |
|
相关推荐
1个回答
|
|
嗨Tanay,
有一个很好的XAPP解释有关S6 BRAMS的所有细节: http://www.xilinx.com/support/documentation/user_guides/ug383.pdf 当然BRAMS可以级联以获得更大的内存块。 最简单的方法可能是使用Coregen工具。 在那里你找到了Block Memory Generator。 您可以选择所需的内存块宽度和深度,并可以查看所选择的设备的可能性。 有一个很好的综合 Eilert |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1160浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 08:07 , Processed in 1.490530 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号