完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
刚才发错区了。。。 代码是客户的,有保密协议不方便上传。 如图所示 我一个clk周期是20ns 但是始终会有一个没有时间宽度的小脉冲(如图红圈处) 客户的代码看了下 感觉没啥问题 但是这个小脉冲让人感觉很困惑 没法解释 我想知道造成这个小脉冲的原因,可能是我multisim哪里设置的不对吗? 比如采样深度什么的?如何修改? *multisim采样宽度啥的百度查了下,没查到。。。 |
|
相关推荐
4个回答
|
|
大概率是组合逻辑输出的毛刺,有可能是输入信号到达的延迟不一致导致的。
其实不用太关注这个毛刺,这个只是仿真结果,器件的延迟并不是真实的延迟,实际电路的可能存在很多这种毛刺。 不过由于时序电路的存在,这些毛刺会被寄存器“过滤”掉,只要你的timing不存在问题,setup和hold都能通过静态时序分析,这些毛刺并不会影响后续电路的功能。
最佳答案
|
|
|
|
把这一小段代码的逻辑摘出来……
|
|
|
|
家我发你 mdyfpga002
|
|
|
|
毛刺正常,看看有没有延迟
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1333 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1041 浏览 0 评论
2408 浏览 1 评论
2113 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2376 浏览 0 评论
1873 浏览 49 评论
6009 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 16:33 , Processed in 0.718712 second(s), Total 76, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号