完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嘿
我正在与板sp605做项目我集成了一个包含microblaze的设计我添加了其他外围设备,如plbv46pcie,我认为pci express的集成是好的,硬件是好的,我生成文件.bit。 当我测试Xilinx的示例文件时,我在xsdk中的问题我有错误我在使用functionsXPcie_EnablePCIeConnection和XPcie_GetLinkStatus时无法启用桥接器。 链接状态未启动。 我不知道问题是hw还是sw。 我在EDK中看到了我的文件system.ucf,没关系。 我使用命令lspci操作系统linux我可以在插入板sp605时检测总线pci。 lspci的 03:00.0存储器控制器:Xilinx Corporation器件0505 在我的文件system.ucf中,我写了这样的pcie的引脚 净FPGA_0_PCIe_Diff_Clk_IBUF_DS_P_pin LOC = A10;净fpga_0_PCIe_Diff_Clk_IBUF_DS_N_pin LOC = B10; 净fpga_0_PCIe_Bridge_RXN_pin LOC = C7;净fpga_0_PCIe_Bridge_RXP_pin LOC = D7;净fpga_0_PCIe_Bridge_TXN_pin LOC = A6;净fpga_0_PCIe_Bridge_TXP_pin LOC = B6; 您可以在capture.png中的EDK中查看系统的图片。 最好的祝福。 capturepng 63 KB |
|
相关推荐
2个回答
|
|
T,
你检查了所有冗长的报告:时间,约束等吗? 检查了所有警告? 检查了所有电源轨? 信号完整性? 系统抖动? 如果硬件设计看起来干净,那么看看软件的时间...... Austin Lesea主要工程师Xilinx San Jose |
|
|
|
在合成和实施步骤中,我只有2个警告。
[约束18-11]找不到网'pcie_bridge / * core_clk'[/home/.../implementation/system_pcie_bridge_wrapper.ncf:22] [约束18-11]找不到网'pcie_bridge / * Bridge_Clk'[/home/.../implementation/system_pcie_bridge_wrapper.ncf:23] |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1364浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
596浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
460浏览 1评论
2013浏览 0评论
738浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-29 03:58 , Processed in 1.338990 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号