完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
自Spartan 3以来一直支持DDR触发器,但是chipcope仍不支持双边触发。
什么时候 - 并且是否会有一个新的核心,支持双边时钟? 有人用一种简单的方法,让它成为双重触发吗? 但是,我想这将永远不会像使用DDR寄存器那样快。 Chipscope是一个逻辑分析仪,而不是一个示波器 - 如果它具有示波器功能,它可能很好,并且对于重复信号显示详细的时序。 DCM还具有许多功能,可以对时钟进行微调。 对于具有重复信号的设计,如果它可以进行时序仿真,作为示波器,使用这些功能,或校准延迟链,并使用它,可能会很好。 |
|
相关推荐
6个回答
|
|
|
|
|
|
|
|
|
|
jensmadsen写道:
自Spartan 3以来一直支持DDR触发器,但是chipcope仍不支持双边触发。 什么时候 - 并且是否会有一个新的核心,支持双边时钟? 有人用一种简单的方法,让它成为双重触发吗? 但是,我想这将永远不会像使用DDR寄存器那样快。 Chipscope是一个逻辑分析仪,而不是一个示波器 - 如果它具有示波器功能,它可能很好,并且对于重复信号显示详细的时序。 DCM还具有许多功能,可以对时钟进行微调。 对于具有重复信号的设计,如果它可以进行时序仿真,作为示波器,使用这些功能,或校准延迟链,并使用它,可能会很好。 DDR触发器仅在IOB中,而不在结构中。 但您可以使用DCM将时钟加倍,并将该时钟用作ChipScope的采样时钟。 但要有效地用作FPGA中的DSO以监控另一个DCM的相移输出,您需要以比采样时钟快得多的速度运行采样时钟。 这可能是不可能的。 同样困难的是DCM输出(如果它们将用作时钟)驱动时钟缓冲器,并且一旦信号在全球网络上,您就无法使用ChipScope对其进行采样,因为CS想要查看非时钟信号。 ----------------------------是的,我这样做是为了谋生。 |
|
|
|
采样高频的唯一方法是使用两个(或更多)触发器,并以180度或90度相位延迟计时。
我已经做了一些测试,并且使用DCM的动态相位调整,我能够在重复信号时“滚动”信号,并且分辨率为25-30 ps。 这意味着我可以很容易地看到逆变器的延迟(即100到120 ps)和抖动(250 ps)。 当我使用重复信号时,我能够捕获概率,并且它显示信号的模拟“曲线”。使用90度相位延迟,我在1.2S上采样,在aSpartan 3E入门套件上,可以调整样本位置, 准确度为25-30ps,这样,“捕获”信号就完美了,或者对重复信号进行扫描并查看“模拟曲线”,以确定其适用性。 对于Xilinx来说,使用90度相位延迟采样高达4x300MHz可能很容易,并且可以选择在时钟上进行固定的相位调整。 此外,如果重复信号,可以选择查看适当性,并获得模拟扫描,显示信号发生变化。 例如,它可用于分析输入信号。 |
|
|
|
jensmadsen写道:
采样高频的唯一方法是使用两个(或更多)触发器,并以180度或90度相位延迟计时。 我已经做了一些测试,并且使用DCM的动态相位调整,我能够在重复信号时“滚动”信号,并且分辨率为25-30 ps。 这意味着我可以很容易地看到逆变器的延迟(即100到120 ps)和抖动(250 ps)。 当我使用重复信号时,我能够捕获概率,并且它显示信号的模拟“曲线”。使用90度相位延迟,我在1.2S上采样,在aSpartan 3E入门套件上,可以调整样本位置, 准确度为25-30ps,这样,“捕获”信号就完美了,或者对重复信号进行扫描并查看“模拟曲线”,以确定其适用性。 对于Xilinx来说,使用90度相位延迟采样高达4x300MHz可能很容易,并且可以选择在时钟上进行固定的相位调整。 此外,如果重复信号,可以选择查看适当性,并获得模拟扫描,显示信号发生变化。 例如,它可用于分析输入信号。 我看到你在做什么,但有一件事你没有考虑过,这是从输入引脚到四个正交翻转的路由延迟。 如果路由延迟不相等,则结果会出现偏差。 我想这可以通过布局规划来减轻。 至于“Xilinx可以很容易地使用90度相位延迟对高达4x300 MHz进行采样,”是的,我确信这可能很容易,但请回想一下,Spartan 3系列器件具有“价值” “行,意味着不包括您正在尝试执行的操作所必需的资源。 显着缺少足够的BUFG来路由时钟。 在Virtex-4或更新的FPGA中试用它。 ----------------------------是的,我这样做是为了谋生。 |
|
|
|
我对Xilinx FPGA有点新意,但据我所知,应该可以在ucf文件中输入路由,最大时间等。
事实上,我这样做是为了实验,了解它,并看到结果。 输入焊盘也有延迟选项,我的一个想法是,能够使用结果配置它以实现最佳延迟和锁存。 |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1211浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 00:04 , Processed in 1.470442 second(s), Total 56, Slave 50 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号