什么是嵌入式系统低功耗设计？

1761 嵌入式系统低功耗集成电路

问答对人有帮助，内容完整，我也想知道答案 0 经过近几年的快速发展，嵌入式系统(Embedded System)已经成为电子信息产业中最具增长力的一个分支。随着手机、PDA，GPS、机顶盒等新兴产品的大量应用，嵌入式系统的市场正在以每年30%的速度递增(IDC预测)，嵌入式系统的设计也成为软硬件工程师越来越关心的话题。 0
2019-10-29 06:38:46　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × ChristineGu 该类别下有 16 个回答。邀请回答 HengDu 该类别下有 16 个回答。邀请回答 heks 该类别下有 16 个回答。邀请回答 dfasda 该类别下有 15 个回答。邀请回答 nhonglan 该类别下有 15 个回答。邀请回答 yonglanzhang 该类别下有 15 个回答。邀请回答杀狼000 该类别下有 14 个回答。邀请回答 wenminglang 该类别下有 14 个回答。邀请回答 C880U 该类别下有 14 个回答。邀请回答 jhdfvs 该类别下有 14 个回答。邀请回答 chm5 该类别下有 14 个回答。邀请回答 muwersddg 该类别下有 14 个回答。邀请回答 a732538 该类别下有 13 个回答。邀请回答 hrtuoyu 该类别下有 13 个回答。邀请回答 hfgdzc 该类别下有 13 个回答。邀请回答 thyysbk 该类别下有 13 个回答。邀请回答凡人wlj 该类别下有 13 个回答。邀请回答 kszdj113 该类别下有 13 个回答。邀请回答飞雪9366 该类别下有 13 个回答。邀请回答 billbian 该类别下有 13 个回答。邀请回答举报林芳相关推荐 • 嵌入式计算机系统怎么降低功耗？ 2242 • 低功耗嵌入式设计是什么？ 1028 • 嵌入式系统如何降低功耗 1534 • 求大神分享嵌入式GIS系统软件的低功耗设计 1407 • 嵌入式系统降低功耗介绍 1590 • 低功耗嵌入式系统该怎么设计？ 1844 • 什么是嵌入式系统面向低功耗的协同设计系统？ 1712 • 嵌入式系统和嵌入式电脑有什么区别？ 1866 • 对嵌入式系统的功耗管理技术有哪些研究？ 1566 • 汽车嵌入式系统的发展如何？ 3232 2个回答

答案对人有帮助，有参考价值 0 在嵌入式系统设计中，低功耗设计(Low Power Design)是许多设计人员必须面对的问题。其原因在于嵌入式系统被广泛应用于便携式和移动性较强的产品中，而这些产品不是一直都有充足的电源供应，往往是靠电池来供电的;而且大多数嵌入式设备都有体积和质量的约束。另外，系统部件产生的热量和功耗成比例，为解决散热问题而采取的冷却措施进一步增加了系统的功耗。为了得到最好的结果，降低系统的功耗具有下面的优点： (1)电池驱动的需要。在强调绿色环保时期，许多电子产品都采用电池供电。对于电池供电系统，延长电池寿命，降低用户更换电池的周期，提高系统性能与降低系统开销，甚至能起到保护环境的作用。 (2)安全的需要。在现场总线领域，本安问题是一个重要话题。例如FF的本安设备，理论上每个网段可以容纳32个设备，而实际应用中考虑到目前的功耗水平，每个网段安装10个比较合适。因此降低系统功耗是实现本安要求的一个重要途径。 (3)解决电磁干扰。系统功耗越低，电磁辐射能量越小，对其他设备造成的干扰也越小。如果所有的电子产品都能设计成低功耗，那么电磁兼容性设计会变得容易。 (4)节能的需要。特别是对电池供电系统，功耗与电压的平方成正比即：P=V2/fC+Pstatic，因此节能更为重要。 1 功耗产生的原因 1.1 集成电路的功耗目前的集成电路工艺主要有TTL和CMOS两大类，无论哪种工艺。只要电路中有电流通过.就会产生功耗。通常，集成电路的功耗主要有4个： (1)开关功耗。对电路中的电容充放电而形成，其表达式为：式中：Vdd为电源电压;C为被充放电的电容：α为活动因子;f为开关频率。 (2)静态功耗和动态功耗。当电路的状态没有进行翻转(保持高电平或低电平)时，电路的功耗属于静态功耗，其大小等于电路电压与流过电流的乘积;动态功耗是电路翻转时产生的功耗，由于电路翻转时存在跳变沿，在电路翻转瞬间，电流比较大.存在较大的动态功耗。目前大多数电路都采用CMOS工艺，静态功耗很小，可以忽略。起主要作用的是动态功耗，因此从降低动态功耗人手来降低功耗。 (3)短路功耗。因开关时由电源到地形成的通路造成的，其表达式为：式中：κ由工艺和电压决定;W为晶体管宽度;τ为输入信号上升/下降的时间;f为工作频率。 (4)漏电功耗。由亚阈值电流和反向偏压电流造成。目前大多数电路都采用CMOS工艺。故漏电功耗很小，可以忽略。 1.2 电阻的功耗和有源器件的功耗通常为负载器件和寄生元件产生的功耗。有源开关器件在状态转换时，电流和电压比较大，将引起功率消耗。另外，CMOS电路中最大的功耗来自于内部和外部的电容充放电产生的功耗。

2019-10-29 15:02:28 评论举报蔡晨史

答案对人有帮助，有参考价值 0 2 硬件低功耗设计 2.1 选择低功耗的器件选择低功耗的电子器件可以从根本上降低整个硬件系统的功耗。目前的半导体工艺主要有TTL工艺和CMOS工艺，CMOS工艺具有很低的功耗，在电路设计上尽量选用，使用CMOS系列电路时，其不用的输入端不要悬空，因为悬空的输入端可能存在感应信号，它将造成高低电平的转换。转换器件的功耗很大，尽量采用输出为高的原则。嵌入式处理器是嵌入式系统的硬件核心，消耗大量的功率，因此设计时选用低功耗的处理器;另外，选择低功耗的通信收发器(对于通信应用系统)、低功耗的访存部件、低功耗的外围电路，目前许多通信收发器都设计成节省功耗方式，这样的器件优先采用。 2.2 选用低功耗的电路形式完成同样的功能，电路的实现形式有多种。例如，可以利用分立元件、小规模集成电路，大规模集成电路甚至单片实现。通常，使用的元器件数量越少，系统的功耗越低。因此，尽量使用集成度高的器件，以减少电路中使用元件的个数，减少整机的功耗。 2.3 单电源、低电压供电一些模拟电路如运算放大器等。供电方式有正负电源和单电源两种。双电源供电可以提供对地输出的信号。高电源电压的优点是可以提供大的动态范围，缺点是功耗大。例如，低功耗集成运算放大器LM324，单电源电压工作范围为5～30 V。当电源电压为15 V时，功耗约为220 mw;当电源电压为10 V时，功耗约为90 mw;当电源电压为5 V时，功耗约为15 mw。可见，低电压供电对降低器件功耗的作用十分明显。因此，处理小信号的电路可以降低供电电压。 2.4 分区/分时供电技术一个嵌入式系统的所有组成部分并非时刻在工作，基于此，可采用分时/分区的供电技术。原理是利用“开关”控制电源供电单元，在某一部分电路处于休眠状态时，关闭其供电电源，仅保留工作部分的电源。 2.5 I/O引脚供电嵌入式处理器的输出引脚在输出高电平时，可以提供约20 mA的电流，该引脚可以直接作为某些电路的供电电源使用，如图2所示。处理器的引脚输出高电平时，外部器件工作;输出低电平时，外部器件停止工作。需要注意。该电路需满足下列要求：外部器件的功耗较低，低于处理器I/O引脚的高电平输出电流;外部器件的供电电压范围较宽。 2.6 电源管理单元设计处理器全速工作时，功耗最大;待机状态时，功耗比较小。常见的待机方式有两种：空闲方式(Idle)和掉电方式(Shut Down)。其中，Idle方式可以通过中断的发生退出，中断可以由外部事件供给。掉电方式指的是处理器停止，连中断也不响应，因此需要进入复位才能退出掉电方式。为了降低系统的功耗，一旦CPU处于“空转”，可以使之进入Idle状态，降低功耗;期间如果发生了外部事件，可以通过事件产生中断信号，使CPU进入运行状态。对于Shut Down状态，只能用复位信号唤醒CPU。

2019-10-29 15:02:31 评论举报龚羿峰