完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
当我们做最好的StartUpLatency时间分析时,StartupActual Frequncy = ICAPfmax;
Fr最坏情况StartUpLatency时间分析StartupActual Frequncy = 1 Hz 如果我的假设是正确的,请告诉我。 |
|
相关推荐
2个回答
|
|
男,
启动延迟? 那是什么? 有配置时间吗? 我认为你的意思是要问如何配置(并开始操作,无论你编程设备做什么)。 配置由内部(默认)时钟源,JTAG电缆时钟或连接到CCLK引脚的时钟提供时钟。 请参阅设备的配置用户指南,以了解可用的mpdes,频率。 典型配置时间小于一秒,在某些情况下,只有几十毫秒(快速时钟,宽并行配置存储设备)。 ICAP是内部配置访问端口,您可以在设计中将时钟连接到它。 如果时钟是1 MHz或1 usec,那么每百万个时钟就是1秒。 一个时钟可以是16位或一位,具体取决于您的设计操作方式。 由您自己决定:尽可能快(达到您设备的最大操作CCLK),或者您希望的速度慢。 一旦设计和实现,时间将变化不到百分之几(内部时钟),或根本不变(晶体时钟)。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
非常感谢您的回复
|
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
424浏览 1评论
1524浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
509浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 03:22 , Processed in 0.992292 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号