完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我打算在sp605中实现sobel边缘检测(我有这个开发板) 我想去寻找简单的vga驱动程序 我可以将R,G,B和HSYNC连接到J55中可用的四个I / O,但不能连接VGA所需的VSYNC,因为J55只有四个I / O. 请建议我如何驾驶所有五个R,G,B,HSYNC和VSYNC 问候 |
|
相关推荐
9个回答
|
|
|
|
|
|
嗨,
当你可以使用专用的DVI / VGA输出时,为什么使用J55连接器? 您可以直接将标准显示器连接到它,并具有高达1600x1200像素的24位RGB值。 包括所有同步。 ;-) 有一个很好的综合 Eilert |
|
|
|
当你可以使用专用的DVI / VGA输出时,为什么使用J55连接器?
您可以直接将标准显示器连接到它,并具有高达1600x1200像素的24位RGB值。 包括所有同步。 ;-) 与rsmreal完全一样,使用“专用DVI / VGA输出”需要首先掌握CH7301C视频编码器。 CH7301C是一款功能强大且灵活的设备。 翻译:CH7301C很复杂,并带有陡峭的学习/调试曲线。 一个简单的基于计数器的状态机可以驱动一个基本的“VGA”输出。 如果你只需要“简单”,那么这比从一开始就开发和调试CH7301C处理程序要简单得多。 - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 |
|
|
|
HiBob
抱歉回复晚了 我开始阅读有关CH7301的内容 请指导我应该研究sp605提供的以下源代码,以了解sobel边缘检测 sp605_brd / SP605_BRD_Src / DSP48A / MIG / iodrp_mcb_controller.v sp605_brd / SP605_BRD_Src / DSP48A / MIG / iodrp_controller.v sp605_brd / SP605_BRD_Src / DSP48A / MIG / mcb_soft_calibration.v sp605_brd / SP605_BRD_Src / DSP48A / MIG / mcb_soft_calibration_top.v sp605_brd / SP605_BRD_Src / DSP48A / PB_CODE.v sp605_brd / SP605_BRD_Src / DSP48A / MIG / mcb_raw_wrapper.v sp605_brd / SP605_BRD_Src / DSP48A / MGTLoopback / s6_gtpwizard_v1_3_tile.v sp605_brd / SP605_BRD_Src / DSP48A / KCPSM3.v sp605_brd / SP605_BRD_Src / DSP48A / FIR_1D_5.v sp605_brd / SP605_BRD_Src / DSP48A / crc32_8.v sp605_brd / SP605_BRD_Src / DSP48A / BIG_ADJ_DELAY.v sp605_brd / SP605_BRD_Src / DSP48A / PB_DVI_INIT.v sp605_brd / SP605_BRD_Src / DSP48A / MIG / memc3_wrapper.v sp605_brd / SP605_BRD_Src / DSP48A / MGTLoopback / s6_gtpwizard_v1_3 / example_design / frame_gen.v sp605_brd / SP605_BRD_Src / DSP48A / MGTLoopback / s6_gtpwizard_v1_3 / example_design / frame_check.v sp605_brd / SP605_BRD_Src / DSP48A / MGTLoopback / s6_gtpwizard_v1_3.v sp605_brd / SP605_BRD_Src / DSP48A / INV_GAMMA_12_8.v sp605_brd / SP605_BRD_Src / DSP48A / GMII_ETH_TX_STREAM.v sp605_brd / SP605_BRD_Src / DSP48A / GMII_ETH_RCV_STREAM.v sp605_brd / SP605_BRD_Src / DSP48A / GAMMA_8_12.v sp605_brd / SP605_BRD_Src / DSP48A / FIR_2D_5x5.v sp605_brd / SP605_BRD_Src / DSP48A / ETH_TX_CRC.v sp605_brd / SP605_BRD_Src / DSP48A / ETH_RX_CRC.v sp605_brd / SP605_BRD_Src / DSP48A / ETH_MDIO.v sp605_brd / SP605_BRD_Src / DSP48A / VTG.v sp605_brd / SP605_BRD_Src / DSP48A / SP605_FB.v p605_brd / SP605_BRD_Src / DSP48A / SP605_BRD_PROC.v sp605_brd / SP605_BRD_Src / DSP48A / SP605_BRD_clocks.v sp605_brd / SP605_BRD_Src / DSP48A / S6_MULTIBOOT.v sp605_brd / SP605_BRD_Src / DSP48A / s6_gtpwizard_v1_3_top.v sp605_brd / SP605_BRD_Src / DSP48A / GE_MAC_STREAM.v sp605_brd / SP605_BRD_Src / DSP48A / ETH_RX_PKT_BUF_2048_STREAM.v” sp605_brd / SP605_BRD_Src / DSP48A / ETH_FILTER.v sp605_brd / SP605_BRD_Src / DSP48A / DVI_CTRL.v sp605_brd / SP605_BRD_Src / DSP48A / CH7301_OUT.v sp605_brd / SP605_BRD_Src / DSP48A / BRD_PACKET_ENGINE.v sp605_brd / SP605_BRD_Src / DSP48A / SP605_BRD.v ISE_DS / ISE //的Verilog / src目录/ glbl.v |
|
|
|
我无法帮助你解决这个问题。
也许你可以自己阅读源代码文件来做出这些决定。 如果您在设计中使用这些源代码文件,则需要了解它们。 - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 |
|
|
|
请帮我解决xilinx ise 13.3芯片范围pro core inserter中的后续错误与sp605评估板
:ERROR:encore:175 - 项目选项(family ='spartan6',device ='xc6slx150t',参见CoreGen Log E: programsforvhdl fourbitringcounter _ngo cs_icon_pro coregen.log 错误:ChipScope:双击源窗口中的debug.cdc图标以编辑和修复CDC项目。 日志文件说 使用来自'C: Users user AppData Roaming Xilinx CoreGen 13.3 indexes xil_index_map.xml'的用户存储库列表初始化CoreGen .CoreGen尚未配置任何用户存储库.CoreGen已配置以下内容 Xilinx存储库: - 'C: Xilinx 13.3 ISE_DS ISE coregen '[使用现有的xil_index.xml] INFO:encore:314 - 为批处理模式执行创建非GUI应用程序。为项目'coregen'写入CGP文件 .ERROR:encore:175 - 项目选项(family ='spartan6',device ='xc6slx150t',package ='fgg676',speed grade =' - 2')不一致,不可用或输入错误。 xilinx ise 13.3中的芯片范围pro核心插入器适用于SPARTAN-6和XCSLX150T,而不适用于sp605和XC6SLX45T 请帮助我 问候 |
|
|
|
你有ChipScope Pro的许可证吗?
如果是这样,只需为目标芯片重新生成核心,如果没有,则需要从项目中删除核心。 毕竟,如果你没有使用它的许可,那么包括它在内没有任何意义。 |
|
|
|
先生
现在我可以通过IIC与CH7301C进行通信。 所有寄存器都已配置好,我也可以读回寄存器的状态。 现在我想将12位视频输入馈送到CH7301C进行编码和dvi传输以进行显示。 我无法获得12位数字输入的方法。 请建议我如何为CH7301C提供视频输入 |
|
|
|
我建议阅读CH7301C数据表以确切了解它需要什么样的输入,并且可能会查看SP605 BIST参考设计以了解它是如何驱动它的。
|
|
|
|
只有小组成员才能发言,加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2430 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-23 08:34 , Processed in 1.371656 second(s), Total 61, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号