完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你需要一个'to_signed'函数调用.Interwebs上有很多VHDL教程，但这可能足够好了：http：//www.synthworks.com/papers/vhdl_math_tricks_mapld_2003.pdf
------------------------------------------“如果它不起作用 模拟，它不会在板上工作。“ 在原帖中查看解决方案 |
|
|
|
|
|
例如（自己做信号声明......）：
convert_NRZ：进程（时钟）是 开始 如果rising_edge（时钟）那么 if（NRZ_in ='1'）然后 nrz_pos 当然，真正的问题是，您应该认为在FPGA内部需要单独的+1和-1流。 您是否将其转换为AMI（备用标记反转）？ ------------------------------------------“如果它不起作用 模拟，它不会在板上工作。“ |
|
|
|
|
|
嗨，
谢谢回复。 我想我没有清楚地提到这个问题，但有一点可以肯定这个论坛会很快回复。 再次感谢大家。 我的问题是我有一个文件，我搜索过的所有文件都清楚地写着“将二进制输入（0,1）转换为NRZ（-1,1）可以使用以下操作轻松计算Y = 1 - 2X“。 哪里 “X”是我输入的串行数据流，采用std_logic格式。 并且“1”和“2”是整数。 我必须在Vhdl中实现这一点。 从数字通信的角度来看，这种转换非常重要。 我认为这需要进行数据格式转换。 因此，请说明所需的库和样本代码的信号分配。 我会非常感谢你的。 |
|
|
|
|
|
不，仍然不明白为什么你有问题。
需要更多背景信息。 你想让FPGA输出NRZ双极性吗？ 如果是这样，它将连接到什么媒体以及通过什么媒介？我建议你陈述更大的问题，并用这个声明发布一个链接到其中一个文件。我怀疑这是“学术”的DSP，它有点抽象 来自现实硬件解决方案。 ------------------------------------------“如果它不起作用 模拟，它不会在板上工作。“ |
|
|
|
|
|
嗨，
我附上了必须实施的名为gmsk调制和解调技术的文件。 请只关注“如何实现Gmsk解调器部分”主题。 不要专注于其他部分，否则会增加混乱。 我已经了解了这种调制和解调的所有其他方面。 我唯一担心的是来自二进制（0,1）的NRZ（-1,1）。 谢谢。 GMSK.pdf 128 KB |
|
|
|
|
|
“我唯一担心的是来自二进制（0,1）的NRZ（-1,1）。”
在模拟中可能有用的东西是： 子类型NRZ_bipolar_type是整数范围-1到+1; signal nrz_bipolar：NRZ_bipolar_type; signal nrz_unipolar：std_logic; ... NRZ_from_bipolar：进程（时钟）是 开始 如果rising_edge（时钟）那么 if（nrz_unipolar ='1'）然后nrz_bipolar elsif（nrz_unipolar ='0'）然后 nrz_bipolar 但是，XST是否会合成一些合理的东西是另一回事。 所有的cos / sin调制和arctan通常都是在带有CORDIC模块的硬件中完成的。 ------------------------------------------“如果它不起作用 模拟，它不会在板上工作。“ |
|
|
|
|
|
喜
谢谢你解决我的问题的解决方案。 再次感谢你，解决方案工作正常。 现在是最后一个问题，我将这个信号“nrz_bipolar”转换为std_logic_vector格式，然后我将它提供给积分器，它只是累加器IP。 我可以将这个信号“nrz_bipolar”直接连接到支持带符号格式的累加器输入。 我在vhdl中的数据格式转换方面很弱你知道任何关于这个主题的书或网站以及更多的例子吗？ 再次感谢你从我那里学到了对我有价值的东西。 |
|
|
|
|
|
你需要一个'to_signed'函数调用.Interwebs上有很多VHDL教程，但这可能足够好了：http：//www.synthworks.com/papers/vhdl_math_tricks_mapld_2003.pdf
------------------------------------------“如果它不起作用 模拟，它不会在板上工作。“ |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2873 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1174
评论
淘帖
3871
