完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我使用Verilog设计了单载波QPSK发射机。
在模拟中,我的整个设计工作完整。 但是当我为这个设计生成位文件并使用chip scope pro将其下载到FPGA(ML605 Development ki)时,将不会显示任何信号。 |
|
相关推荐
4个回答
|
|
你运行了什么样的模拟?
仅使用行为模拟,您可能无法按预期运行。 如果DONE引脚为高电平,则此问题与位或配置无关。 您应该仔细检查您的设计,例如计时。 -------------------------------------------------- -------------------------------------------------- --------不要忘记回复,kudo,并接受为解决方案.---------------------------- -------------------------------------------------- --------------------------- |
|
|
|
如果ChipScope找到核心,则FPGA从.bit文件运行,否则你不会
得到一个连接。 目前尚不清楚ChipScope中“无信号显示”的含义。 你能得到吗 ChipScope连接? 你能设置一个触发器吗? 如果单击“触发并停止” 按钮可以看到窗口中的信号(无论它们是否翻转)? - Gabor - Gabor |
|
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2388 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2440 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
768浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-29 12:36 , Processed in 1.553544 second(s), Total 85, Slave 68 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号