完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
这是我第一次尝试添加ILA来调试loigc。 在Vivado 我添加了ILA IP核 ila_0 ila_0_INST（ .clk（sys_clk），//输入线clk .probe0（debug_led_temp），//输入线[0：0] probe0 .probe1（m_axis_data_tvalid_fft405），//输入线[0：0] probe1 .probe2（m_axis_data_tlast_fft405），//输入线[0：0] probe2 .probe3（debug_FFTdata）//输入线[63：0] probe3 ）; 下载比特流后，可以看到ILA IP核。 但是清单中没有信号。 我错过了什么？ 
0
|
|
相关推荐
7个回答
|
|
|
|
|
|
2019-10-10 06:03:53
评论
|
|
|
你好@ mathmaxsean
除了@ hpoetzlsuggestions之外，还要检查以下内容： 1）打开实现的设计并检查ILA和dbg_hub的连接是否正确。 2）确保ILA时钟频率> =被探测信号频率的两倍。 ILA时钟频率> = JTAG频率的两倍 https://www.xilinx.com/support/answers/63292.html 3）尝试使用触发中间选项。 4）尝试使用网表插入方法。 https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_2/ug936-vivado-tutorial-programming-debugging.pdf 问候 罗希特 -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。 将Kudos发送给您认为有用且回复的帖子.------------------------------------ -------------------------------------------------- -------- RegardsRohit ------------------------------------------------- ---------------------------------------------请注意 - 请注明 答案为“接受为解决方案”，如果提供的信息是有帮助的。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- ---------------------- |
|
|
|
|
|
@thakurr
@hpoetzl 感谢您的回复。 我还尝试了Netlist来添加信号。 下载比特流和.ltx文件后。 每当我想要运行触发器时，它都会显示使用“refresh_hw_device”命令。 在运行runrefresh_hw_device debug_nets.ltx并运行触发器后，它显示相同的错误。 还是不行。 |
|
|
|
|
|
你好@ mathmaxsean
确保您的ILA频率是JTAG频率的两倍。 尝试从电路板上断开电缆并重新连接，并且不要同时将多根电缆连接到系统。 问候 罗希特 -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。 将Kudos发送给您认为有用且回复的帖子.------------------------------------ -------------------------------------------------- -------- RegardsRohit ------------------------------------------------- ---------------------------------------------请注意 - 请注明 答案为“接受为解决方案”，如果提供的信息是有帮助的。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- ---------------------- |
|
|
|
|
|
|
|
|
|
|
|
嗨@ mathmaxsean，
ILA时钟频率是连接到ILA的clk端口的时钟频率。 它可能是来自电路板上振荡器的时钟或使用MMCM或PLL生成的时钟。 这取决于你的设计。 您可以通过以下TCL命令设置JAG频率： set_property PARAM.FREQUENCY 250000 [get_hw_targets * / xilinx_tcf / Digilent / 210203327962A] 还要验证调试文件是否已设置且它是否为空。 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
我@ mathmaxsean
您通常从设计本身提供的ILA时钟频率。 此ILA时钟连接到debug_hub的时钟。 关于JTAG的频率，请参考以下链接，第35页： https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_2/ug908-vivado-programming-debugging.pdf 希望这可以帮助。 问候 罗希特 -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。 将Kudos发送给您认为有用且回复的帖子.------------------------------------ -------------------------------------------------- -------- RegardsRohit ------------------------------------------------- ---------------------------------------------请注意 - 请注明 答案为“接受为解决方案”，如果提供的信息是有帮助的。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- ---------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2407 浏览 7 评论
2817 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2287 浏览 9 评论
3368 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2452 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
926浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
569浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
427浏览 1评论
1996浏览 0评论
719浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
10523
淘帖
2214
