为什么我的IO标准与附加文档中指定的引脚不匹配？

UG954（v1.6）的表1-28中似乎存在错误。
如果您查看XC7Z045-FFG900的包文件，您将看到以下内容。
您首先会注意到G2（GPIO_LED_CENTER）和A17（GPIO_LED_0）引脚位于“高性能（HP）”IO Bank中，这意味着它们支持的最高Vcco电压电平为1.8V。
W21（GPIO_LED_RIGHT）和Y21（GPIO_LED_LEFT）引脚位于“高范围（HR）”IO组中，这意味着它们支持的最高Vcco电压电平为3.3V。
设备/包装xc7z045ffg900 9/18/2012 09:53:04 
引脚名称存储器字节组Bank VCCAUX组超级逻辑区域I / O类型无连接
W21 IO_L20P_T3_11 3 11 NA NA HR NA
Y21 IO_L20N_T3_11 3 11 NA NA HR NA
G2 IO_L7P_T1_33 1 33 0 NA HP NA
A17 IO_L18N_T2_AD13N_35 2 35 0 NA HP NA
对于ZC706电路板，Vcco电压电平由以下电压供电：
VCCO_11 = VADJ_FPGA（2.5V）
VCCO_33 = 1.5V
VCCO_35 = 1.5V
您可以在UG954（v1.6）的表1-3中确认：
您还可以从ZC706文档下载Master XDC文件，其中包含以下内容：
set_property PACKAGE_PIN W21 [get_ports GPIO_LED_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_RIGHT]
set_property PACKAGE_PIN Y21 [get_ports GPIO_LED_LEFT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_LEFT]
set_property PACKAGE_PIN G2 [get_ports GPIO_LED_CENTER]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_CENTER]
set_property PACKAGE_PIN A17 [get_ports GPIO_LED_0]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_0]
屏幕截图中的最后一个问题是您为CLK分配了IOSTANDARD = LVCMOS18（暗示Vcco = 1.8V），并为RESET分配了IOSTANARD = LVCMOS25（暗示Vcco = 2.5V）。
CLK和RESET都位于IO Bank 13中，因此它们需要具有兼容的Vcco电压电平。
您在引脚U24上输入CLK。
U24是连接到HDMI编解码器的引脚。
所以，我认为那不是你打算使用的时钟。
您需要查看您正在使用的时钟。
如果它来自PS，则不提供XDC约束，因为它是专用输入时钟引脚且不可配置。
您已在R27引脚上输入RESET。
R27由按钮驱动，所以我认为这是正确的。
R27位于IO Bank 13中，由VADJ_FPGA（2.5V）供电。
Master XDC提供以下约束：
set_property PACKAGE_PIN R27 [get_ports GPIO_SW_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_SW_RIGHT]
总之，您需要调整GPIO_LED_CENTER和GPIO_LED_0的XDC文件，并查看输入时钟源。
我希望这些信息可以帮助您克服问题。
在原帖中查看解决方案

UG954（v1.6）的表1-28中似乎存在错误。
如果您查看XC7Z045-FFG900的包文件，您将看到以下内容。
您首先会注意到G2（GPIO_LED_CENTER）和A17（GPIO_LED_0）引脚位于“高性能（HP）”IO Bank中，这意味着它们支持的最高Vcco电压电平为1.8V。
W21（GPIO_LED_RIGHT）和Y21（GPIO_LED_LEFT）引脚位于“高范围（HR）”IO组中，这意味着它们支持的最高Vcco电压电平为3.3V。
设备/包装xc7z045ffg900 9/18/2012 09:53:04 
引脚名称存储器字节组Bank VCCAUX组超级逻辑区域I / O类型无连接
W21 IO_L20P_T3_11 3 11 NA NA HR NA
Y21 IO_L20N_T3_11 3 11 NA NA HR NA
G2 IO_L7P_T1_33 1 33 0 NA HP NA
A17 IO_L18N_T2_AD13N_35 2 35 0 NA HP NA
对于ZC706电路板，Vcco电压电平由以下电压供电：
VCCO_11 = VADJ_FPGA（2.5V）
VCCO_33 = 1.5V
VCCO_35 = 1.5V
您可以在UG954（v1.6）的表1-3中确认：
您还可以从ZC706文档下载Master XDC文件，其中包含以下内容：
set_property PACKAGE_PIN W21 [get_ports GPIO_LED_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_RIGHT]
set_property PACKAGE_PIN Y21 [get_ports GPIO_LED_LEFT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_LEFT]
set_property PACKAGE_PIN G2 [get_ports GPIO_LED_CENTER]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_CENTER]
set_property PACKAGE_PIN A17 [get_ports GPIO_LED_0]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_0]
屏幕截图中的最后一个问题是您为CLK分配了IOSTANDARD = LVCMOS18（暗示Vcco = 1.8V），并为RESET分配了IOSTANARD = LVCMOS25（暗示Vcco = 2.5V）。
CLK和RESET都位于IO Bank 13中，因此它们需要具有兼容的Vcco电压电平。
您在引脚U24上输入CLK。
U24是连接到HDMI编解码器的引脚。
所以，我认为那不是你打算使用的时钟。
您需要查看您正在使用的时钟。
如果它来自PS，则不提供XDC约束，因为它是专用输入时钟引脚且不可配置。
您已在R27引脚上输入RESET。
R27由按钮驱动，所以我认为这是正确的。
R27位于IO Bank 13中，由VADJ_FPGA（2.5V）供电。
Master XDC提供以下约束：
set_property PACKAGE_PIN R27 [get_ports GPIO_SW_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_SW_RIGHT]
总之，您需要调整GPIO_LED_CENTER和GPIO_LED_0的XDC文件，并查看输入时钟源。
我希望这些信息可以帮助您克服问题。

UG954（v1.6）的表1-28中似乎存在错误。
如果您查看XC7Z045-FFG900的包文件，您将看到以下内容。
您首先会注意到G2（GPIO_LED_CENTER）和A17（GPIO_LED_0）引脚位于“高性能（HP）”IO Bank中，这意味着它们支持的最高Vcco电压电平为1.8V。
W21（GPIO_LED_RIGHT）和Y21（GPIO_LED_LEFT）引脚位于“高范围（HR）”IO组中，这意味着它们支持的最高Vcco电压电平为3.3V。
设备/包装xc7z045ffg900 9/18/2012 09:53:04 
引脚名称存储器字节组Bank VCCAUX组超级逻辑区域I / O类型无连接
W21 IO_L20P_T3_11 3 11 NA NA HR NA
Y21 IO_L20N_T3_11 3 11 NA NA HR NA
G2 IO_L7P_T1_33 1 33 0 NA HP NA
A17 IO_L18N_T2_AD13N_35 2 35 0 NA HP NA
对于ZC706电路板，Vcco电压电平由以下电压供电：
VCCO_11 = VADJ_FPGA（2.5V）
VCCO_33 = 1.5V
VCCO_35 = 1.5V
您可以在UG954（v1.6）的表1-3中确认：
您还可以从ZC706文档下载Master XDC文件，其中包含以下内容：
set_property PACKAGE_PIN W21 [get_ports GPIO_LED_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_RIGHT]
set_property PACKAGE_PIN Y21 [get_ports GPIO_LED_LEFT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_LEFT]
set_property PACKAGE_PIN G2 [get_ports GPIO_LED_CENTER]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_CENTER]
set_property PACKAGE_PIN A17 [get_ports GPIO_LED_0]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_0]
屏幕截图中的最后一个问题是您为CLK分配了IOSTANDARD = LVCMOS18（暗示Vcco = 1.8V），并为RESET分配了IOSTANARD = LVCMOS25（暗示Vcco = 2.5V）。
CLK和RESET都位于IO Bank 13中，因此它们需要具有兼容的Vcco电压电平。
您在引脚U24上输入CLK。
U24是连接到HDMI编解码器的引脚。
所以，我认为那不是你打算使用的时钟。
您需要查看您正在使用的时钟。
如果它来自PS，则不提供XDC约束，因为它是专用输入时钟引脚且不可配置。
您已在R27引脚上输入RESET。
R27由按钮驱动，所以我认为这是正确的。
R27位于IO Bank 13中，由VADJ_FPGA（2.5V）供电。
Master XDC提供以下约束：
set_property PACKAGE_PIN R27 [get_ports GPIO_SW_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_SW_RIGHT]
总之，您需要调整GPIO_LED_CENTER和GPIO_LED_0的XDC文件，并查看输入时钟源。
我希望这些信息可以帮助您克服问题。

UG954（v1.6）的表1-28中似乎存在错误。
如果您查看XC7Z045-FFG900的包文件，您将看到以下内容。
您首先会注意到G2（GPIO_LED_CENTER）和A17（GPIO_LED_0）引脚位于“高性能（HP）”IO Bank中，这意味着它们支持的最高Vcco电压电平为1.8V。
W21（GPIO_LED_RIGHT）和Y21（GPIO_LED_LEFT）引脚位于“高范围（HR）”IO组中，这意味着它们支持的最高Vcco电压电平为3.3V。
设备/包装xc7z045ffg900 9/18/2012 09:53:04 
引脚名称存储器字节组Bank VCCAUX组超级逻辑区域I / O类型无连接
W21 IO_L20P_T3_11 3 11 NA NA HR NA
Y21 IO_L20N_T3_11 3 11 NA NA HR NA
G2 IO_L7P_T1_33 1 33 0 NA HP NA
A17 IO_L18N_T2_AD13N_35 2 35 0 NA HP NA
对于ZC706电路板，Vcco电压电平由以下电压供电：
VCCO_11 = VADJ_FPGA（2.5V）
VCCO_33 = 1.5V
VCCO_35 = 1.5V
您可以在UG954（v1.6）的表1-3中确认：
您还可以从ZC706文档下载Master XDC文件，其中包含以下内容：
set_property PACKAGE_PIN W21 [get_ports GPIO_LED_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_RIGHT]
set_property PACKAGE_PIN Y21 [get_ports GPIO_LED_LEFT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_LEFT]
set_property PACKAGE_PIN G2 [get_ports GPIO_LED_CENTER]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_CENTER]
set_property PACKAGE_PIN A17 [get_ports GPIO_LED_0]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_0]
屏幕截图中的最后一个问题是您为CLK分配了IOSTANDARD = LVCMOS18（暗示Vcco = 1.8V），并为RESET分配了IOSTANARD = LVCMOS25（暗示Vcco = 2.5V）。
CLK和RESET都位于IO Bank 13中，因此它们需要具有兼容的Vcco电压电平。
您在引脚U24上输入CLK。
U24是连接到HDMI编解码器的引脚。
所以，我认为那不是你打算使用的时钟。
您需要查看您正在使用的时钟。
如果它来自PS，则不提供XDC约束，因为它是专用输入时钟引脚且不可配置。
您已在R27引脚上输入RESET。
R27由按钮驱动，所以我认为这是正确的。
R27位于IO Bank 13中，由VADJ_FPGA（2.5V）供电。
Master XDC提供以下约束：
set_property PACKAGE_PIN R27 [get_ports GPIO_SW_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_SW_RIGHT]
总之，您需要调整GPIO_LED_CENTER和GPIO_LED_0的XDC文件，并查看输入时钟源。
我希望这些信息可以帮助您克服问题。

UG954（v1.6）的表1-28中似乎存在错误。
如果您查看XC7Z045-FFG900的包文件，您将看到以下内容。
您首先会注意到G2（GPIO_LED_CENTER）和A17（GPIO_LED_0）引脚位于“高性能（HP）”IO Bank中，这意味着它们支持的最高Vcco电压电平为1.8V。
W21（GPIO_LED_RIGHT）和Y21（GPIO_LED_LEFT）引脚位于“高范围（HR）”IO组中，这意味着它们支持的最高Vcco电压电平为3.3V。
设备/包装xc7z045ffg900 9/18/2012 09:53:04 
引脚名称存储器字节组Bank VCCAUX组超级逻辑区域I / O类型无连接
W21 IO_L20P_T3_11 3 11 NA NA HR NA
Y21 IO_L20N_T3_11 3 11 NA NA HR NA
G2 IO_L7P_T1_33 1 33 0 NA HP NA
A17 IO_L18N_T2_AD13N_35 2 35 0 NA HP NA
对于ZC706电路板，Vcco电压电平由以下电压供电：
VCCO_11 = VADJ_FPGA（2.5V）
VCCO_33 = 1.5V
VCCO_35 = 1.5V
您可以在UG954（v1.6）的表1-3中确认：
您还可以从ZC706文档下载Master XDC文件，其中包含以下内容：
set_property PACKAGE_PIN W21 [get_ports GPIO_LED_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_RIGHT]
set_property PACKAGE_PIN Y21 [get_ports GPIO_LED_LEFT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_LEFT]
set_property PACKAGE_PIN G2 [get_ports GPIO_LED_CENTER]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_CENTER]
set_property PACKAGE_PIN A17 [get_ports GPIO_LED_0]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_0]
屏幕截图中的最后一个问题是您为CLK分配了IOSTANDARD = LVCMOS18（暗示Vcco = 1.8V），并为RESET分配了IOSTANARD = LVCMOS25（暗示Vcco = 2.5V）。
CLK和RESET都位于IO Bank 13中，因此它们需要具有兼容的Vcco电压电平。
您在引脚U24上输入CLK。
U24是连接到HDMI编解码器的引脚。
所以，我认为那不是你打算使用的时钟。
您需要查看您正在使用的时钟。
如果它来自PS，则不提供XDC约束，因为它是专用输入时钟引脚且不可配置。
您已在R27引脚上输入RESET。
R27由按钮驱动，所以我认为这是正确的。
R27位于IO Bank 13中，由VADJ_FPGA（2.5V）供电。
Master XDC提供以下约束：
set_property PACKAGE_PIN R27 [get_ports GPIO_SW_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_SW_RIGHT]
总之，您需要调整GPIO_LED_CENTER和GPIO_LED_0的XDC文件，并查看输入时钟源。
我希望这些信息可以帮助您克服问题。

UG954（v1.6）的表1-28中似乎存在错误。
如果您查看XC7Z045-FFG900的包文件，您将看到以下内容。
您首先会注意到G2（GPIO_LED_CENTER）和A17（GPIO_LED_0）引脚位于“高性能（HP）”IO Bank中，这意味着它们支持的最高Vcco电压电平为1.8V。
W21（GPIO_LED_RIGHT）和Y21（GPIO_LED_LEFT）引脚位于“高范围（HR）”IO组中，这意味着它们支持的最高Vcco电压电平为3.3V。
设备/包装xc7z045ffg900 9/18/2012 09:53:04 
引脚名称存储器字节组Bank VCCAUX组超级逻辑区域I / O类型无连接
W21 IO_L20P_T3_11 3 11 NA NA HR NA
Y21 IO_L20N_T3_11 3 11 NA NA HR NA
G2 IO_L7P_T1_33 1 33 0 NA HP NA
A17 IO_L18N_T2_AD13N_35 2 35 0 NA HP NA
对于ZC706电路板，Vcco电压电平由以下电压供电：
VCCO_11 = VADJ_FPGA（2.5V）
VCCO_33 = 1.5V
VCCO_35 = 1.5V
您可以在UG954（v1.6）的表1-3中确认：
您还可以从ZC706文档下载Master XDC文件，其中包含以下内容：
set_property PACKAGE_PIN W21 [get_ports GPIO_LED_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_RIGHT]
set_property PACKAGE_PIN Y21 [get_ports GPIO_LED_LEFT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_LEFT]
set_property PACKAGE_PIN G2 [get_ports GPIO_LED_CENTER]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_CENTER]
set_property PACKAGE_PIN A17 [get_ports GPIO_LED_0]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_0]
屏幕截图中的最后一个问题是您为CLK分配了IOSTANDARD = LVCMOS18（暗示Vcco = 1.8V），并为RESET分配了IOSTANARD = LVCMOS25（暗示Vcco = 2.5V）。
CLK和RESET都位于IO Bank 13中，因此它们需要具有兼容的Vcco电压电平。
您在引脚U24上输入CLK。
U24是连接到HDMI编解码器的引脚。
所以，我认为那不是你打算使用的时钟。
您需要查看您正在使用的时钟。
如果它来自PS，则不提供XDC约束，因为它是专用输入时钟引脚且不可配置。
您已在R27引脚上输入RESET。
R27由按钮驱动，所以我认为这是正确的。
R27位于IO Bank 13中，由VADJ_FPGA（2.5V）供电。
Master XDC提供以下约束：
set_property PACKAGE_PIN R27 [get_ports GPIO_SW_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_SW_RIGHT]
总之，您需要调整GPIO_LED_CENTER和GPIO_LED_0的XDC文件，并查看输入时钟源。
我希望这些信息可以帮助您克服问题。

UG954（v1.6）的表1-28中似乎存在错误。
如果您查看XC7Z045-FFG900的包文件，您将看到以下内容。
您首先会注意到G2（GPIO_LED_CENTER）和A17（GPIO_LED_0）引脚位于“高性能（HP）”IO Bank中，这意味着它们支持的最高Vcco电压电平为1.8V。
W21（GPIO_LED_RIGHT）和Y21（GPIO_LED_LEFT）引脚位于“高范围（HR）”IO组中，这意味着它们支持的最高Vcco电压电平为3.3V。
设备/包装xc7z045ffg900 9/18/2012 09:53:04 
引脚名称存储器字节组Bank VCCAUX组超级逻辑区域I / O类型无连接
W21 IO_L20P_T3_11 3 11 NA NA HR NA
Y21 IO_L20N_T3_11 3 11 NA NA HR NA
G2 IO_L7P_T1_33 1 33 0 NA HP NA
A17 IO_L18N_T2_AD13N_35 2 35 0 NA HP NA
对于ZC706电路板，Vcco电压电平由以下电压供电：
VCCO_11 = VADJ_FPGA（2.5V）
VCCO_33 = 1.5V
VCCO_35 = 1.5V
您可以在UG954（v1.6）的表1-3中确认：
您还可以从ZC706文档下载Master XDC文件，其中包含以下内容：
set_property PACKAGE_PIN W21 [get_ports GPIO_LED_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_RIGHT]
set_property PACKAGE_PIN Y21 [get_ports GPIO_LED_LEFT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_LED_LEFT]
set_property PACKAGE_PIN G2 [get_ports GPIO_LED_CENTER]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_CENTER]
set_property PACKAGE_PIN A17 [get_ports GPIO_LED_0]
set_property IOSTANDARD LVCMOS15 [get_ports GPIO_LED_0]
屏幕截图中的最后一个问题是您为CLK分配了IOSTANDARD = LVCMOS18（暗示Vcco = 1.8V），并为RESET分配了IOSTANARD = LVCMOS25（暗示Vcco = 2.5V）。
CLK和RESET都位于IO Bank 13中，因此它们需要具有兼容的Vcco电压电平。
您在引脚U24上输入CLK。
U24是连接到HDMI编解码器的引脚。
所以，我认为那不是你打算使用的时钟。
您需要查看您正在使用的时钟。
如果它来自PS，则不提供XDC约束，因为它是专用输入时钟引脚且不可配置。
您已在R27引脚上输入RESET。
R27由按钮驱动，所以我认为这是正确的。
R27位于IO Bank 13中，由VADJ_FPGA（2.5V）供电。
Master XDC提供以下约束：
set_property PACKAGE_PIN R27 [get_ports GPIO_SW_RIGHT]
set_property IOSTANDARD LVCMOS25 [get_ports GPIO_SW_RIGHT]
总之，您需要调整GPIO_LED_CENTER和GPIO_LED_0的XDC文件，并查看输入时钟源。
我希望这些信息可以帮助您克服问题。

嗨骑自行车的人
谢谢您的回复。
我今天学到了很多东西。
我修好了LED针脚。
接下来我会继续工作。
我将在下面的用户指南和参考手册中阅读更多信息。
谢谢，
祝你今天愉快，
TH