完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨我在Zynq ZC706主板的FPGA部分生成了一个信号，现在我想将此信号发送到AD9361卡。
最基本的方法是什么？ 我可以在我的zynq主板Fmc端口上生成信号，并且AD9361卡可以从这些端口获取此信号，或者DO是否有另一种方式与AXI接口相关。 我对模拟设备网站的用户指南和refence manuels完全感到困惑 
0
|
|
相关推荐
5个回答
|
|
|
你可以在这里找到参考文件：http：//www.xilinx.com/products/boards-and-kits/1-45sl7b.html
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
对不起，但在链接中没有参考文件
|
|
|
|
|
|
@nisanurbakir
嗨我在Zynq ZC706主板的fpga部分生成了一个信号，现在我想将此信号发送到AD9361卡。 最基本的方法是什么？ 我可以在zynq主板Fmc端口上生成信号，AD9361卡可以从这些端口获取此信号 是的，将信号从ZC706驱动到FMC连接器到AD9631是最佳途径。 将输出网络映射到连接到FMC连接器的引脚以及AD9631期望的IO标准。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
有没有办法了解哪些IO Standarts AD9361期待
|
|
|
|
|
|
@nisanurbakir
有没有办法了解哪些IO Standarts AD9361期待 AD9631数据表是您应该查看的数据表http://www.analog.com/media/en/technical-documentation/data-sheets/AD9361.pdf RX引脚是差分的，并且期望LVDS输入。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2395 浏览 7 评论
2810 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2277 浏览 9 评论
3354 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2445 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
781浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
558浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
405浏览 1评论
1985浏览 0评论
704浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2128
评论
淘帖
2233
