完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我使用Vivado板文件（zcu102.zip）运行ZCU102，并在顶层框图中集成自定义设计。 我可以使用来自Xilinx的BSP（Xilinx-ZCU102-v2016.2-final.bsp）使用PetaLinux构建Linux映像（包括u-boot，FSBL等）。 Linux启动并运行正常。 我的问题是Linux中有2Gbytes的总内存（易于检查“top”）但是ZCU102板有4Gbytes - 最后的2Gbytes在哪里？ 我查看了PetaLinux配置菜单，可以看到内存从0映射到大小为0x7FFF_FFFF，即2Gbytes被映射为“top”节目。 在“Zynq Ultrascale”中的Vivado方框图 - >“DDR配置” - >“DDR大小”是0xFFFF_FFFF，即4Gbytes。 我试图从Vivado导出HDF并将其导入PertaLinux - 在Linux中仍然是2Gbytes。 我有“偷看”（在Linux中）检查4Gbytes是否进入32G及以上 - 但似乎34G别名为32G ...... 我之前已经问过这个问题 - 请参阅： https://forums.xilinx.com/t5/Zyn ... ress-map/m-p/695865 BR 索伦 
0
|
|
相关推荐
2个回答
|
|
|
|
|
|
|
|
|
是的 - 似乎是64位：root @ Xilinx-ZCU102-2016_2：〜＃uname-maarch64BRSøren
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1319浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
456浏览 1评论
2012浏览 0评论
737浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3014
评论
淘帖
1545
