完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我研究了Zynq-7000架构并发现了EMIO功能：I / O外设信号也可以通过EMIO接口路由到PL（包括PL器件引脚）。
这对于访问更多器件引脚（PL引脚）和允许I / O外设控制器与PL中的用户逻辑接口非常有用。我的目标是获得可编程逻辑中的Tx-Rx UART信号以连接到 GPIO，独立使用硅实验室USB-TO-UART BRIDGE（如果我使用或不使用，无所谓）。 那么，是否有可能建立这种联系？ 问候 路易斯 
0
|
|
相关推荐
7个回答
|
|
|
路易斯，
我不相信可编程子系统外设UART可以连接到EMIO引脚：看起来你只能选择在处理器syste3m和FPGA架构的逻辑之间设置这几个引脚，作为通用IO （GPIO） - 输入和输出信号。 我们使用带有AXI接口的附加UART将第二个UART添加到Zync ZC702 PCB，然后将RX和TX信号从FPGA IO引脚引出到电路板的连接器。 请记住，您还需要一个用于此新UART的软件驱动程序。 也许您可以通过EMIO使用GPIO引脚编写软件UART，但它不会像“真正的”UART一样快...... Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
奥斯汀，
我觉得你很困惑。 我正在参考扩展多路复用IO（EMIO）和多路复用IO（MIO）。 扩展的EMIO不存在。 因此，根据XPS和UG585用户手册，可以实现任何UART和EMIO之间的连接。 你有什么想法？ 问候 路易斯 |
|
|
|
|
|
是，
您可以将UART连接到MIO封装引脚。 但是，在ZC702 PCB上，这些引脚用于其他方面，所以除非你要破解和破坏，否则你无法带出第二个内置UART核心。 有一些GPIO MIO引脚被带到结构（PL侧）。 我不相信这些可以用于内置UART。 你在图中指的是什么文件？ Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
啊，但在第34页似乎说你可以做你想要的......
但是，如果可能的话，为什么人们告诉我它不是？ 一个真正的难题现在.... Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
拼图解决了：
我现在被告知你的建议是可能的：两者，或者uart可以连接到MIO引脚，或者连接到EMIO引脚，因为有可用引脚（MIO或PL中有空间） ）。 可能是对ZC702 pcb的限制是所有其他EMIO引脚都已经在使用，并且没有更多的空间用于引脚.... 当然，你可以改变设计，移除一些EMIO引脚，并用另一个uart替换它们，具体取决于你需要（或不需要）。 好消息是文档是正确的。 我被告知一些不正确的事情，我为任何困惑道歉。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
嗨！
我正在研究同样的问题，我发现连接EMIO引脚和MIO引脚是不可能的。 您可以将Zynq的内置UART收发器连接到EMI和MIO引脚，但不能使用Zynq的可编程逻辑（PL）中的MIO引脚（例如，在PL中使用Zedboard的板载UART） 。 请参阅Zynq的技术参考手册（UG585，第385页） EMIO I / O不以任何方式连接到MIO I / O. EMI输入无法连接到MIO输出，MIO输入无法连接到EMIO输出。 每个库都是独立的，只能用作软件可观察/可控信号。 干杯， 马克斯 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2094
评论
淘帖
2777
