发帖

基于DSP Builder的CIC梳状滤波器该怎么设计？

1460 滤波器 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 CIC(Cascade Integrator Comb)滤波器最早由Hogenauer提出，后来出现了很多改进的结构形式。随着芯片技术的快速发展、多相滤波技术的广泛应用以及无线通信市场的迅速成长，CIC低通滤波器得到了广泛的应用。长期以来，CIC梳状滤波器一般是在通用DSP处理器上实现的，由于DSP处理器的顺序执行特性的限制，其速度很难满足一些高速抽取与插值系统的需要。FPGA具有优良的全硬件并行执行的特性，研究CIC梳状滤波器的设计及其FPGA实现具有重要的现实意义。 0
2019-9-23 07:22:30　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × jerry1978 该类别下有 6 个回答。邀请回答唯安an 该类别下有 5 个回答。邀请回答 nyvvhxcs 该类别下有 4 个回答。邀请回答周小舟1 该类别下有 4 个回答。邀请回答 liese 该类别下有 4 个回答。邀请回答 vnwueurw 该类别下有 4 个回答。邀请回答 h1654155957.9852 该类别下有 4 个回答。邀请回答 LY90186 该类别下有 4 个回答。邀请回答 hjh22678 该类别下有 4 个回答。邀请回答 vtwterwer 该类别下有 4 个回答。邀请回答 ChristineGu 该类别下有 4 个回答。邀请回答 bei232 该类别下有 4 个回答。邀请回答 diaoshayu 该类别下有 4 个回答。邀请回答 cmh11 该类别下有 3 个回答。邀请回答 qqweqwc 该类别下有 3 个回答。邀请回答 DengQilong 该类别下有 3 个回答。邀请回答 60user7 该类别下有 3 个回答。邀请回答 h1654155957.9510 该类别下有 3 个回答。邀请回答超级电200 该类别下有 3 个回答。邀请回答 jnsahdjhsdu 该类别下有 3 个回答。邀请回答举报陈臻江相关推荐 • 基于DSP Builder的FIR滤波器该如何去设计？ 1220 • 谁有cic插值滤波器的代码，能分享下吗？ 4104 • 怎样去设计一种CIC抽取滤波器并对其进行MATLAB仿真呢 1952 • 基于FPGA的DDC滤波器该怎么设计？ 2445 • 　CIC+FIR的问题 8545 • PNAX梳状滤波器与VMC校准，用于群延迟/相移测量更准确吗 2521 • 微波滤波器怎么分类？ 3040 • quartus ii 的CIC滤波器怎么配置啊 4155 • 基于FPGA的数字下变频技术该怎么设计？ 2024 • 怎么实现中频PCM/DPSK解调器中滤波器的设计？ 919 3个回答

答案对人有帮助，有参考价值 0 本文采用DSP Builder建模的方法，研究一级4阶CIC梳状滤波器及其FPGA实现方法，为CIC梳状滤波器设计及其FPGA实现的研究提供了一种新的思路。 1 CIC梳状滤波器原理 CIC滤波器冲激响应如式(1)所示：单级CIC数字滤波器的结构如图1所示。频率区间(0～2π/R)为CIC数字滤波器的主瓣，其他区间称为其旁瓣。不难看出，随着信号频率的增大，CIC数字滤波器的旁瓣电平不断减小。其中，第一旁瓣电平表达式如式(6)所示：图2是CIC抽取滤波器的幅频特性，可见，单级CIC滤波器的旁瓣电平比较大。

2019-9-23 15:35:56 评论举报向可嘉

答案对人有帮助，有参考价值 0 2 基于DSP Builder的FPGA开发方法图3是利用DSP Builder软件工具来开发FPGA的基本流程。设计第一步是建模，主要是调用DSPBuilder软件中的元件构建数字系统模型。之后对建立的模型进行仿真测试。仿真通过之后再运行Signal Compiler信号编译器将模型转化成寄存器传输级硬件描述语言。然后利用QuartusⅡ软件进行编译、逻辑综合、适配(结构综合)及时序网表提取等操作，最后生成编程文件和时序网表文件。最终再下载到FPGA/CPLD芯片上进行硬件测试。 3 CIC梳状滤波器建模调用DSP Builder工具包中的模块，构建了CIC滤波器单元结构模型，如图4所示。CIC梳状滤波器主要由加减法器和延迟单元组成。将基本单元模型封装成一个子系统，构建一级CIC树状滤波器仿真模型如图5所示。滤波器输入信号由典型的正弦信号叠加白噪声组成，经一级CIC梳状滤波器后送示波器输出结果。

2019-9-23 15:36:12 评论举报吴秀英

答案对人有帮助，有参考价值 0 4 仿真与结果分析图6是CIC梳状滤波器模型仿真结果，其中图6(上)为梳状滤波器输入信号波形，图6(下)为输出信号波形。可以看出，经过一级CIC梳状滤波器后，输入信号中的高频噪声得到了较好的抑制。模型仿真通过以后，运行Signal Compiler信号编译器，将模型转换成VHDL语言程序，产生测试向量文件，然后用ModelSim进行寄存器传输级仿真，仿真结果如图7所示，可以看出，RTL寄存器传输级仿真结果与Matlab中模型仿真结果基本一致，进一步验证了模型的正确性。再调用QuartusⅡ进行逻辑综合与适配，最终在Altera公司CycloneⅡ系列EP2C35F484C8型FPGA上得到了最高响应频率为138.89 MHz的CIC梳状滤波器，其性能远高于采用DSP通用处理器实现的滤波器。 5 结语 CIC梳状滤波器的设计及其FPGA实现具有重要的意义。本文采用DSP Builder系统建模的方法研究CIC梳状滤波器的设计具有重要的参考价值。当然，本文只研究了一级四阶CIC梳状滤波器的性能，在实际应用中，可以根据需要进行二级或者多级级联，以提高CIC梳状滤波器的整体性能。

2019-9-23 15:36:15 评论举报周润艺

只有小组成员才能发言，加入小组>>

FPGA 学习小组

826个成员聚集在这个小组

精选推荐

如何设计数字电视信号发生器？

2867 浏览 3 评论
FPGA设计技巧，如何能有效降低静态功耗？

27633 浏览 2 评论
为什么研究浮点加法运算，对FPGA实现方法很有必要？

3441 浏览 2 评论
基于FPGA和DSP的图行显示控制系统结构分析

3963 浏览 4 评论
基于采用FPGA控制MV-D1024E系列相机的图像采集系统设计

2306 浏览 3 评论

最新话题

热门话题

创建小组步骤

创建小组创建自己的地盘
个性设置精心打造小组空间
邀请好友邀请好友加入我的小组
小组升级小组积分升级赢得社区推荐

创建属于自己的小组

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

返回 FPGA 学习小组

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航