完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
远程访问:
首先介绍下自己的问题。我使用FPGA通过CYUSB3014芯片的特点芯片Slave FIFO接口发送数据至PC。 PC端收到的每帧数据之间的间隔时间太长(即每个FIFO的数据),于是我测量了下flagb的 信号见附件。可以看出,flagb信号的低电平持续时间为270ms,这个时间太长了,远远满 我不在乎。 一、 1。何种原因造成flagb低电平持续这么久?(即FIFO满标志持续时间) 2。是什么意思? 三。是什么意思? 临时的 2.PNG 102.3 K |
|
相关推荐
1个回答
|
|
你好,
如果标志B被卡在低电平,则意味着数据没有被主机PC读取。这种情况经常出现的一个常见原因可能是FX3已经进入低功耗模式。 PC可能会迫使FX3进入低功耗模式,因为FX3的DMA中的数据将不被读取。 请调用CYU3PUBLPMDISABLE()API,在CyU3pCeltTe态API之后检查吗? 当做, - Madhu Sudhan |
|
|
|
只有小组成员才能发言,加入小组>>
752个成员聚集在这个小组
加入小组2069 浏览 1 评论
1824 浏览 1 评论
3633 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗?
1760 浏览 6 评论
1509 浏览 1 评论
CY8C4025LQI在程序中调用函数,通过示波器观察SCL引脚波形,无法将pin0.4(SCL)下拉是什么原因导致?
507浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的?
357浏览 2评论
CX3连接Camera修改分辨率之后,播放器无法播出camera的画面怎么解决?
410浏览 2评论
357浏览 2评论
使用stm32+cyw43438 wifi驱动whd,WHD驱动固件加载失败的原因?
854浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 05:16 , Processed in 0.784390 second(s), Total 78, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号