为什么用Altera_Cpld做一个186控制sdram的控制接口必须把clk送给sdram？

1040 SDRAM CLK Xilinx

问答对人有帮助，内容完整，我也想知道答案 0 用Altera_Cpld作了一个186（主CPU）控制sdram的控制接口, 发现问题：要使得sdram读写正确, 必须把186(主CPU)的clk送给sdram, 而不能把clk经cpld的延时送给sdram. 两者相差仅仅4ns. 而时序通过逻辑分析仪测试没有问题. 此程序在xilinx器件上没有问题. 这是怎么回事？ 0
2019-9-18 05:02:19　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × ChristineGu 该类别下有 16 个回答。邀请回答 HengDu 该类别下有 16 个回答。邀请回答 heks 该类别下有 16 个回答。邀请回答 dfasda 该类别下有 15 个回答。邀请回答 nhonglan 该类别下有 15 个回答。邀请回答 yonglanzhang 该类别下有 15 个回答。邀请回答杀狼000 该类别下有 14 个回答。邀请回答 wenminglang 该类别下有 14 个回答。邀请回答 C880U 该类别下有 14 个回答。邀请回答 jhdfvs 该类别下有 14 个回答。邀请回答 chm5 该类别下有 14 个回答。邀请回答 muwersddg 该类别下有 14 个回答。邀请回答 thyysbk 该类别下有 13 个回答。邀请回答凡人wlj 该类别下有 13 个回答。邀请回答 kszdj113 该类别下有 13 个回答。邀请回答飞雪9366 该类别下有 13 个回答。邀请回答 billbian 该类别下有 13 个回答。邀请回答 a732538 该类别下有 13 个回答。邀请回答 hrtuoyu 该类别下有 13 个回答。邀请回答 hfgdzc 该类别下有 13 个回答。邀请回答举报陈芮雪相关推荐 • 如何使用Verilog实现基于FPGA的SDRAM控制器？ 1456 • SDRAM的基本工作原理是什么？怎么实现SDRAM控制器？ 1593 • 请问怎样去设计DDR SDRAM控制器？ 1044 • 怎么利用FPGA解决TMS320C54x与SDRAM的接口问题？ 887 • 如何去设计并实现一种SDRAM控制器？ 1449 • 分享一款不错的SDRAM接口的VHDL设计 662 • 求助，请问SDRAM的工作频率 5549 • 请问怎样去设计一种基于EPLD器件的SDRAM控制器？ 1313 • 如何实现Reg istered SDRAM接口电路的设计？ 728 • 请问用什么方法去测试SDRAM控制器的性能？ 1233 2个回答