完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我用一个“计数器7”作为一个计数器来实现一个UDB设计。我已经重置，使能和负载信号绑到我的状态机。我在数据表中阅读了以下内容：
“加载-输入”。同步有源高负载信号。如果启用的话…如果计数器被禁用，负载信号就没有作用。 这是否意味着我必须让计数器软件和硬件使负载信号工作？ 干杯。尼克。 
0
|
|
相关推荐
11个回答
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
很好，谢谢你的回复。我认为它可能需要硬件和软件使能（或者我假设硬件使能被标记为“计数”）。测试对我当前的系统配置提出了一些挑战，所以有一个明确的响应是很好的！
编辑：我也主张在数据表中进行澄清！ 干杯， 尼克。 |
|
|
|
|
|
我现在很困惑！我找不到我的count7组件在UDB编辑器的设计在所有的工作。我开始重新设计组件使用的数据通路的A1我位计数器，但是这需要每班两态（一个做实际的换档操作，并减少A1等）。现在我却有一个工作的设计，我决定尝试将count7再次。
我已经定义了一个“LoadCounter”变为“（spistates = = LoadTxDat）|（spistates = = load0xff）…”激活所需的状态负载信号和一个“enablecounter”变为“LoadCounter |（spistates = = sendDone）”使有关国家的反。这些都是组合信号。尽管没有改变任何其他的设计（我不使用反tcoutput还），不再设计作品。如果我删除计数器，它又工作了。 我试过start() API的柜台，这是没有区别的，所以现在我离开不知道如何添加一个count7影响UDB组件。是否有任何已知的问题与CONT7组件？做我的变量声明对我使用信号的副作用吗？ 我承认我希望有一个有用的提示，我不用学习Verilog，但我开始觉得Verilog可能是我唯一的选择… 干杯， 尼克。 |
|
|
|
|
|
这只是LoadCounter信号，这是个问题。如果它被设置为1'B1，我的组件似乎会被“卡住”，但是如果我把它设置为1B0的东西，正如预期的那样——也许我需要另一个文档的阅读！
|
|
|
|
|
|
你认为你的项目和你迄今为止所取得的成果有什么关系？要澄清你的沟通方式“UDB编辑器”与count7分量。这样做，使用的创造者- >；文件& gt；创建工作包（最小的）并将结果文件。鲍勃
|
|
|
|
|
|
这是一个相当大的代码和实验的集合现在！如果你想看，我会张贴它。只要保证不要让我的代码太有趣：
其实我已经得到的东西现在的工作，有一个知道发生了什么。设置背景，我设计的组件是专门为实现DMA容易目标SD卡的SPI接口，接口与系统库。1版本使用一个标准的SPI组成的一个相当大的量的存在逻辑上实现DMA而不必担心在SPI组件状态寄存器粘位接收。udb版本打算使用更少的资源，让TX和RX状态。 每当发送一个字节时，很明显，接收到一个字节。状态机开始尽快送一个字节出现在输入（TX）FIFO然后中断是由“F1总线状态直接生成的（非空）“当我位计数器加载一个完整的接收字节在我输出FIFO（F1）。我有FIFO的bus_clk设置（快速模式我的理解），它是一个对待工作，虽然在一个较低的时钟速度比我预期中。 编译一个文件到这里后，我决定删除一些多余的组件，我尝试了，后来发现连我的设计工作已经停止了工作！我之前当资源被围绕在一个编译。 随着时序问题的气味，我改变了FIFO的快速模式datapath_clock，现在我可以在最大速度我预期的运行界面。最重要的是，我已经成功地将count7组件，现在可以考虑去除讨厌的额外衰减状态。我想我需要找到的FIFO模式快速设置的地方的一个很好的解释。 无论如何，如果你好奇，让我知道，我会发布项目（指出很有用的方式来包装一个项目顺便谢谢） 干杯，Nick。 |
|
|
|
|
|
在单个UDB中有一些有用的位（字节）和块，例如一些（注册的）PLD。
只需在verilog中定义一个3位宽寄存器，并在每个时钟周期中加一个它的值，就可以构成您需要的位计数器，它可以被比较为零（或任何其他值），从而迫使ALU的内容进入FIFO， 我用我不那么简单的话想说的是：当你讲不同的语言时，你可以很容易地发音，甚至是verilog。 快乐编码 鲍勃 |
|
|
|
|
|
@聚乙烯醇馏分
如果您能发布您的项目，我将不胜感激。我正在寻找一种用DMA和SDF卡进行通信的方法，FATFS对我来说很好。我目前的工作没有这样的运气完全相同的东西，我甚至可以通过创建Verilog成分鲍伯建议进一步你的设计，我有一个类似的已经在项目中我想实现你的设计。 谢谢， 斯卡尔索 |
|
|
|
|
shaoye88 发表于 2019-9-10 15:02 我不知道我现在是这一线程响应！对不起的。我相信一个完整的项目，小的例子可以发现在： HTTPSE//GITHUBCOM/PulvialCalutel/NSDSPI 我是管理约1.8 Mbps的如果我记得正确的读取速度…如果你已经在我的其他项目，你应该找我的FATFS代码一看：：块项目太-你需要链接代码：：带有PSoC Creator编译gcc编译模块，但这会让你拨弄FATFS的配置以满足您的需要。 编辑：如果你改变FatFS，你复制。图书馆在nsdspi组件库的文件夹，并将更新的API文件夹以匹配您的配置头文件。 按2：在测试项目的时候，我发现我的最大读取速度为100Mbps，不是Mbps！ |
|
|
|
|
只有小组成员才能发言，加入小组>>
752个成员聚集在这个小组
加入小组2070 浏览 1 评论
1826 浏览 1 评论
3639 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？
1761 浏览 6 评论
1513 浏览 1 评论
CY8C4025LQI在程序中调用函数，通过示波器观察SCL引脚波形，无法将pin0.4(SCL)下拉是什么原因导致？
511浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的？
361浏览 2评论
CX3连接Camera修改分辨率之后，播放器无法播出camera的画面怎么解决？
410浏览 2评论
357浏览 2评论
使用stm32+cyw43438 wifi驱动whd，WHD驱动固件加载失败的原因？
857浏览 2评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
788
评论
淘帖
2244
