完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,我是第一次使用硬件编程,我想询问一些关于这个主题的学习材料或者从哪里开始的一些提示。
我从一本关于verilog“verilog design的数字逻辑基础”的书开始。 谢谢 |
|
相关推荐
2个回答
|
|
嗨,对于VHDL,请参考J bhaskar&
Verilog推荐Samir Palnitkar ......这些是我的个人建议。例如代码和所有你可以参考XST(Xilinx综合指南)http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_5/xst_v6s6.pdf。我希望 这将帮助你开始编码你的自我.Regards,Pratham -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
首先抛弃“编程”这个词。
对于指代将代码物理上载到可编程部件的硬件设计者。 您在Verilog(或VHDL)中编写的内容是硬件描述,适当地称为硬件设计,而不是编程。 在开始学习Verilog或VHDL语言之前,研究硬件设计基础会很有用。 这为您提供了理解语言概念的更好的起始位置。 这些语言类似于C或ADA等软件语言这一事实不应该引诱您认为硬件的设计与软件类似。 另一个强烈的警告:Verilog和VHDL都不是最初设计的硬件综合语言。 后来合成,因此它有两种语言的怪癖。 了解综合如何采用语言结构并将其转换为(推断)硬件非常有用。 其中一些不直观,但清楚地理解语言如何用于模拟可以更容易地理解为什么基本模板按原样编写。 并且不要害怕启动工具(可能最好从ISE Webpack开始)并尝试解决问题。 有一个非常有用的模拟器可以显示你的代码所描述的内容,以及很好的综合工具,可以在你尝试使用不适合合成的结构时向你展示,并为你提供推断出的硬件的原理图。 请注意,使用这些工具可以获得许多问题的即时答案,或者对于语言的工作原理有疑问。 - Gabor |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1157浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 00:31 , Processed in 1.758475 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号