完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
d,
是的,可以将浮点单元放入FPG设备结构(CLB,DSP48,BRAM),或者可以在Zync上的双A9 ARM Cortex(tm)模块中使用NEON(tm)FPU(每个CPU有一个) 。 要评判的要点是哪个会达到绩效目标? 在控制系统中,最好在硬件中实现它,因为它是可预测的,并且通过设计满足其时间和稳定性要求。 由于其他中断,软件错误,DDRM内存的非实时行为等原因,软件中的控制系统可能无法满足其要求。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1212浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 01:27 , Processed in 1.326211 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号