完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
亲爱的大家,
我有4DSP的开发套件,包括FM680 XMC,包括Virtex6和Virtex5 FPGAs。 我想询问几个问题。 1)我之前的设计基于双端口RAM,但现在我必须处理DDR3,你们应该建议我做什么。 2)如何控制KIT中的PCIe通信......这两个是主要的障碍......请做好响应保持开发套件到位,还有一个软件,STELLAR IP但是因为他们没有提供hte licesnce 对于s / w所以4dsp团队需要2天才能提供许可证才能完全启动... 我对这些事情比较陌生,虽然我做了大量的事情,直到模拟,但这是我第一次与开发板进行实际交易,早些时候我曾参与ML605套件的小项目。 如果他们能帮助我理解并做正确的事情,那将对社区有所帮助...... 我是一个DIY类型的人,所以我只会在我觉得难以应付或耗费时间的地方烦恼,因为我在提交最终项目还需要帮助的时候还剩下15天。 请回复。 最好的祝福, 山 |
|
相关推荐
1个回答
|
|
15天不是很多时间来掌握用于DDR内存和PCIe的MIG控制器。
除非你对你的能力非常有信心和/或你不能说服你的教授认为这是一个坏主意并且你想证明他们错了,否则我会非常犹豫以这么短的时间尝试这么大的改变。 如果您使用的Virtex芯片中的BRAM资源不足以存储您的数据(您需要多少内存?),只要您记住内存带宽以及比较方式,DDR3可能会正常工作 到您希望将数据移入和移出数据的速度。 然而,处理DDR比使用SRAM要复杂得多,但如果您使用的是MicroBlaze而不是HDL,那么细节就会被抽象出来。 我认为Xilinx提供了一些您可以适应的PCIe参考设计,但您还没有准确地说明您正在尝试使用它。 请记住,除了设计控制器之外,您可能还需要为Windows或Linux编写自己的PCIe设备驱动程序(取决于您的主机PC),这将是您学习如何快速完成的另一件事。 如果4DSP为他们的电路板提供了一个可以完成大部分工作的工作示例,这可以帮助您加快速度(我根本没有他们产品的个人经验)。 |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 12:14 , Processed in 1.222108 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号