完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我需要选择一个评估板,我将用它来熟悉DSP应用的FPGA设计。
一般情况是使用外部ADC实现各种滤波/整形算法并将一些数据输出到PC。 对于要查看的评估套件,我有点困惑。 我看过Virtex-6,但不确定它与Virtex-5相比在这种应用中有多好。 有人可以建议我一些工具包吗? 这完全用于信号处理。 谢谢 |
|
相关推荐
2个回答
|
|
理想情况下,我想任何ADC都可以在PCB上实现它,并在其上使用FPGA进行脉冲处理,最后使用JTAG连接器对FPGA进行编程。
但在我做任何设计之前,我需要熟悉FPGA。 是否有任何带有采样ADC的评估套件? 或者我必须提供自己的。 我对可用的选择感到困惑。 此外,预算并不是一个太大的问题,因为这是出于学术目的。 它也不应该是任何令人发指的东西,所以可以说不到3000美元。 |
|
|
|
每个Virtex-5和Virtex-6都包含一个10位,200 kSPS的ADC。
此外,存在提供ADC的扩展卡:此页面列出了一对V-6板(V-5板具有不同的连接器,但我确信它也存在类似的卡)。 我推荐使用ML605或Avnet Virtex-6 FPGA DSP套件。 如果您想使用Virtex-5,请考虑ML506或XUPV5(仅适用于学术界;相当于ML505但具有更大的FPGA)。 但正如我之前所说,如果你想做的只是获得FPGA,你就不需要特殊的DSP板 - 即使是小型FPGA也足以满足你的第一步。 但是,对于较大的应用程序,SXT模型是可行的方法。 如果你不知道:学者可以免费获得ISE系统版。 阿德里安 请在询问之前先查询您的问题。如果有人回答您的问题,请在“接受为解决方案”标记该帖子。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的星)。 |
|
|
|
只有小组成员才能发言,加入小组>>
2378 浏览 7 评论
2793 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2260 浏览 9 评论
3334 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2426 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
751浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
537浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
361浏览 1评论
753浏览 0评论
1955浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-20 07:45 , Processed in 1.217455 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号