完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在尝试将MET.exe(xapp1022)与PIO参考设计一起使用。 MET.exe适用于随xapp1022提供的.bit文件。 我可以执行内存读/写。 但是当我从PIO参考设计中生成新的比特流时,MET.exe不再起作用了。 当我启动它时(在重新编程FPGA并重新启动计算机之后)我有“错误2加载设计”。我想我已经完成了使用MET所需的所有修改,如xapp1022.pdf中所述:VendorID 0x10EEDeviceID 0X0007SubClass 0x80BAR0是8Kbyte的64位预取内存,我更改了行:req_addr_o req_addr_o和wr_addr_o wr_addr_o在PIO_64_RX_ENGINE.vhd中 我错过了什么吗? |
|
相关推荐
2个回答
|
|
你好
我也有ML555。 我还没有尝试MET设计。 我正在使用coregenerator来生成 PCIe Block Plus核心。 我已将其合成并将其下载到闪存中。 每次我重启 电脑我从BIOS中听到4声嘟嘟声,2声嘟嘟声,3声嘟嘟声和3声嘟嘟声。 然后我的电脑没有启动。 我必须禁用从闪存启动才能让我的电脑启动。 您是否尝试过PCI Block Plus核心的核心生成器? 你还尝试了什么? MET? 短发 |
|
|
|
嗨,
我设法使用基于xilinx网站的参考设计而不是coregen提供的参考设计。 我也改用了4x而不是8x,并在ML555上换了几个跳线。 我也改变了我的USB keyport端口! 它们似乎与u***发生冲突。 我不知道这个冲突是否与PCIe参考设计有关。 祝你好运。 |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1150浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 20:41 , Processed in 1.252503 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号