完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
是否有人在Xilinx Spartan 3E入门板上使用DDR SDRAM？
我试图专门为这个板加载预先构建的BIT文件： s3e_starter_revD_mig_ddr。 自述文件指出LED1应该是 LED0应该关闭时略亮。 就我而言，LED1很好，但是 LED0常亮。 我试图加载ChipScope - 启用 比特流的版本并得到相同的结果。 lfsr_data也有 与ChipScope中的read_data_reg没有任何共同之处。 我尝试在100,50甚至32 MHz（应该是80-133）上运行。 同样的效果。 并高度赞赏。 -Alex。 
0
|
|
相关推荐
3个回答
|
|
|
将设计中的引脚分配与电路板的主UCF文件进行比较。
他们匹配吗？ 请在询问之前先查询您的问题。如果有人回答您的问题，请在“接受为解决方案”标记该帖子。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的星）。 |
|
|
|
|
|
它们应匹配，因为所使用的二进制文件专门用于此板。
|
|
|
|
|
|
是的，人们应该这样认为。
但是，ML505电路板的MIG参考设计（可从Xilinx获得）中的引脚分配也不匹配。 当我根据主UCF文件纠正它们时，设计工作。所以请比较它们。 请在询问之前先查询您的问题。如果有人回答您的问题，请在“接受为解决方案”标记该帖子。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的星）。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1165浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1417
评论
淘帖
821
