完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨朋友我是Xilinx FPGA的新手,我在Altera FPGA上工作了很长时间。
我正在使用Spartan 6,目前正在阅读有关Spartan 6 CLB架构详细信息的CLB配置u384手册。 我只是想知道,如果我做一个大加法器,我可以说128位加法器。 从LUT的角度来看,加法器的外观如何,因为我看到Spartan 6器件的片M具有与其他块连接的进位逻辑。 如果可能,有人可以为加法器提供LUT透视框图,只需2 LUT之间的连接就可以理解这个想法。 谢谢, |
|
相关推荐
1个回答
|
|
查看本指南并参考代码模板https://www.xilinx.com/support/documentation/sw_manuals/xilinx11/xst_v6s6.pdf您可以使用adder core以及http://www.xilinx.com/support/documentation/ip_documentation/addsub_ds214
.pdf您可以在这里找到有关LUT结构的详细信息https://www.xilinx.com/support/documentation/user_guides/ug384.pdf 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1071浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
437浏览 1评论
1999浏览 0评论
722浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-19 20:25 , Processed in 1.221785 second(s), Total 78, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号