完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我有SP605评估套件,我尝试使用HWICAP。 我的设计是按照以下步骤构建的: EDK: 单片微处理器。 我添加了axi_hwicap(版本2.03)并选择“实例化STARTUP primative”以禁用EOS_IN(是否导致问题?) 时钟wizrad - 将ICAP_Clk设置为10MHz。 将设计导出到SDK。 SDK: 从xhwicap.h我明白,为了激活HWICAP,我首先需要运行XHwIcap_LookupConfig然后运行XHwIcap_CfgInitialize。 当XHwIcap_LookupConfig按预期工作时,XHwIcap_CfgInitialize导致程序卡住。 XHwIcap_CfgInitialize失败的原因是EOS保持低位。 我通过运行XHwIcap_GetStatusReg确认了它,我看到EOS位低。 我甚至尝试长时间运行(大约10分钟straigt),它仍然没有改变。 EOS保持低水平的原因是什么,我能解决它吗? 谢谢。 |
|
相关推荐
1个回答
|
|
请检查以下答复记录(AR)中的信息是否对您有帮助
https://www.xilinx.com/support/answers/39843.html 还可以根据AR https://www.xilinx.com/support/answers/40399.html查看是否存在任何电路板问题 _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向回复,请给予此帖子一定的荣誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1158浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 05:08 , Processed in 1.463249 second(s), Total 46, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号