完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我有一个新模块，我打算用我现有的设计控制外部SRAM，简单。 当我将新模块集成到我的设计中并分配引脚时，它开始搞乱我的内部逻辑，并且一些东西停止工作。我做了一个实验，保持所有内部逻辑，而不是将引脚连接到我的SRAM 使用不同的引脚去测试标题，它工作正常。 所以我开始缩小范围，通过使数据总线处于三态，仍然不起作用，使WEn，OEn和CEn线路处于三态，仍然不起作用，但是当我处理地址线时，它突然恢复正常。 我怀疑也许我在某处发生了一些Xtalk，但我接着从板上拆除了SRAM，因此Xtalk的可能性非常低。 我的问题是：我为地址线准备的大多数引脚都是L9P-1。 L9N-1，L10P-1等...但我有两个是“L1P-1 / A25”和“L1N-1 / A24 / VREF”。 我猜PAR将识别我使用的引脚，看看它们是否是我需要的正确引脚（LVDS或其他）。 难道不能确切地宣布我想用针做什么导致问题吗？ 这是一种精确选择我想用于这些引脚的功能的方法吗？ 谢谢， croto 
0
|
|
相关推荐
8个回答
|
|
|
我用作微控制器和FPGA之间接口的一个引脚没有绑定到某个位置，我不小心将LOC属性注释掉了。
如何在一个版本中工作而不在另一个版本中工作是一个谜，因为之前的版本也注释了LOC属性...我有大约100个未使用的IO，并且工具选择正确的工具的机会很小，所以可以 真的解释了为什么它首先起作用！ 感谢大家的帮助和遗憾，浪费时间。 croto 在原帖中查看解决方案 |
|
|
|
|
|
顺便说一下，我使用的是LX150 Spartan 6.谢谢！
|
|
|
|
|
|
C，
你的日志中有什么警告？ 你有时钟约束吗？ 你有多少时间限制？ 您是否检查了添加部件的接线信号完整性？ Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
这让我想起了许多年前我遇到的与客户类似的情况，其中一个设计在可预测的时刻停止工作，并且与达到某个“地址”时相对应。
简而言之，电路板上有一个与电源连接和“地址”线有关的错误。 当足够的“地址”信号为低（0）时，它使电源能够提供足够的功率以使设备正常工作。 在你的情况下，它让我想知道你的地址输出是否导致电路板上的争用导致从电源中获取过多的电流。值得检查你的电路板连接并说服你自己的I / O限制正在分配你想要使用的引脚。 还要检查所有电源和接地连接是否都连接到正确的电源，并确保这些电源平面确实连接到电源。 我见过所有Vcco引脚连接在一起但没有实际连接到电源并且器件通过I / O保护二极管供电的情况。 Ken Chapman英国Xilinx主要工程师 |
|
|
|
|
|
请确保新模块IO引脚方向和硬件与电路板匹配。
_______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
@austinI在时间分析方面通常很难，但我认为这是一个很好的机会让我深入研究（不考虑我必须在上周五完成这项工作）我再次阅读所有警告，检查是否有任何一个
与当前问题有关。 谢谢！ @chapman我仍然不会丢弃Xtalk和布局错误，但我很确定功能是否足够。 电路板上有两个FPGA运行，当我停止第二个FPGA启动并为第一个FPGA留下足够的电量时，我仍然遇到问题。 我也将对此进行研究。 谢谢！ @umamahe我已经检查并重新检查了很多时间，甚至还有第二个人与我一起检查，所以我很确定我指定的引脚是正确的，假设我可以对它们进行三态。 我想我可以，因为我找不到任何其他说法的文件。谢谢！ 谢谢大家的帮助。 |
|
|
|
|
|
我只从我的地址引脚注释掉了以下所有限制：
NET“SRAM_ADDRESS_o [0]”IOSTANDARD = LVCMOS33; 而之前没有工作的部分现在再次工作......我没有太多时间来测试整个设计，但这表明我在不受限制的路径上有时间问题，当我改变一些简单的事情时 路线略有不同使得该特定实现的问题“消失”，并且或多或少随机地重新出现在另一个实现尝试上。 |
|
|
|
|
|
我用作微控制器和FPGA之间接口的一个引脚没有绑定到某个位置，我不小心将LOC属性注释掉了。
如何在一个版本中工作而不在另一个版本中工作是一个谜，因为之前的版本也注释了LOC属性...我有大约100个未使用的IO，并且工具选择正确的工具的机会很小，所以可以 真的解释了为什么它首先起作用！ 感谢大家的帮助和遗憾，浪费时间。 croto |
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
768浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1136
评论
淘帖
5324
