完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在使用Atlys spartan 6 xc6slx45。我正在使用双处理器系统。我创建了2个项目,其中一个包含microblaze0的代码,其他包含microblaze1的代码。
当我运行代码时出现此错误: 无法连接microblaze。指定的处理器编号无效.processor(2)不存在。 以上来自于谷歌翻译 以下为原文 I'm using Atlys spartan 6 xc6slx45.I'm using dual processor system.I created 2 projects one contain a code of microblaze0 and other contain the code of microblaze1. When I run the code I got this error : Unable to connect microblaze.Invalid processor number specified.processor(2) does not exist. |
|
相关推荐
10个回答
|
|
我解决了这个问题,它必须改变.mhs上提到的处理器数量并定义每一个。
在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 I resolved the problem,it must change the number of Processor mentioned on .mhs and define each one of .View solution in original post |
|
|
|
你好
你是如何尝试连接到mb的? 请提供更多详情。 问候 Sikta 以上来自于谷歌翻译 以下为原文 Hi How are you trying to connect to mb? Please give some more details. Regards Sikta |
|
|
|
不确定如何连接两个处理器,但下面是一个有用的文档:http://www.xilinx.com/support/documentation/application_notes/xapp996.pdf
以上来自于谷歌翻译 以下为原文 Not sure how you have connected both the processors, but below is a document you will find helpful: http://www.xilinx.com/support/documentation/application_notes/xapp996.pdf |
|
|
|
我不明白你。块图是否为您提供了解问题的信息。
以上来自于谷歌翻译 以下为原文 I don't understand you.Does the Block diagram gives you informations to know the problem.? |
|
|
|
|
|
|
|
我遵循了这个教程:http://fileadmin.cs.lth.se/cs/Education/EDAN15/2013labs/lab1/xps_tutorial.pdf
以上来自于谷歌翻译 以下为原文 I followed this tutorial: http://fileadmin.cs.lth.se/cs/Education/EDAN15/2013labs/lab1/xps_tutorial.pdf |
|
|
|
我使用FSL链接而不是邮箱和互斥锁。
以上来自于谷歌翻译 以下为原文 I use the FSL links not the mailboxs and the mutex. |
|
|
|
None
以上来自于谷歌翻译 以下为原文 sys.mhs: # ############################################################################### Created by Base System Builder Wizard for Xilinx EDK 14.6 Build EDK_P.68d# Fri Apr 24 14:24:47 2015# Target Board: Custom# Family: spartan6# Device: xc6slx45# Package: csg324# Speed Grade: -3# Processor number: 1# Processor 1: microblaze_0# System clock frequency: 66.7# Debug Interface: On-Chip HW Debug Module# ############################################################################## PARAMETER VERSION = 2.1.0 PORT fpga_0_RS232_RX_pin = fpga_0_RS232_RX_pin, DIR = I PORT fpga_0_RS232_TX_pin = fpga_0_RS232_TX_pin, DIR = O PORT fpga_0_clk_1_sys_clk_pin = CLK_S, DIR = I, SIGIS = CLK, CLK_FREQ = 100000000 PORT fpga_0_rst_1_sys_rst_pin = sys_rst_s, DIR = I, SIGIS = RST, RST_POLARITY = 0BEGIN microblaze PARAMETER INSTANCE = microblaze_0 PARAMETER C_USE_BARREL = 1 PARAMETER C_DEBUG_ENABLED = 1 PARAMETER HW_VER = 8.50.b PARAMETER C_FSL_LINKS = 1 BUS_INTERFACE DPLB = mb_plb BUS_INTERFACE IPLB = mb_plb BUS_INTERFACE ILMB = ilmb_0 BUS_INTERFACE SFSL0 = fsl_1 BUS_INTERFACE DLMB = dlmb_0 BUS_INTERFACE MFSL0 = fsl_0 BUS_INTERFACE DEBUG = mdm_0_MBDEBUG_0 PORT MB_RESET = mb_resetENDBEGIN plb_v46 PARAMETER INSTANCE = mb_plb PARAMETER HW_VER = 1.05.a PORT PLB_Clk = clk_66_6667MHz PORT SYS_Rst = sys_bus_resetENDBEGIN lmb_v10 PARAMETER INSTANCE = ilmb_0 PARAMETER HW_VER = 2.00.b PORT LMB_Clk = clk_66_6667MHz PORT SYS_Rst = sys_bus_resetENDBEGIN lmb_v10 PARAMETER INSTANCE = dlmb_0 PARAMETER HW_VER = 2.00.b PORT LMB_Clk = clk_66_6667MHz PORT SYS_Rst = sys_bus_resetENDBEGIN lmb_bram_if_cntlr PARAMETER INSTANCE = dlmb_cntlr_0 PARAMETER HW_VER = 3.10.c PARAMETER C_BASEADDR = 0x00000000 PARAMETER C_HIGHADDR = 0x00007fff BUS_INTERFACE SLMB = dlmb_0 BUS_INTERFACE BRAM_PORT = dlmb_portENDBEGIN lmb_bram_if_cntlr PARAMETER INSTANCE = ilmb_cntlr_0 PARAMETER HW_VER = 3.10.c PARAMETER C_BASEADDR = 0x00000000 PARAMETER C_HIGHADDR = 0x00007fff BUS_INTERFACE SLMB = ilmb_0 BUS_INTERFACE BRAM_PORT = ilmb_portENDBEGIN bram_block PARAMETER INSTANCE = lmb_bram_0 PARAMETER HW_VER = 1.00.a BUS_INTERFACE PORTA = ilmb_port BUS_INTERFACE PORTB = dlmb_portENDBEGIN xps_uartlite PARAMETER INSTANCE = RS232 PARAMETER C_BAUDRATE = 9600 PARAMETER C_DATA_BITS = 8 PARAMETER C_USE_PARITY = 0 PARAMETER C_ODD_PARITY = 0 PARAMETER HW_VER = 1.02.a PARAMETER C_BASEADDR = 0x84000000 PARAMETER C_HIGHADDR = 0x8400ffff BUS_INTERFACE SPLB = mb_plb PORT RX = fpga_0_RS232_RX_pin PORT TX = fpga_0_RS232_TX_pinENDBEGIN clock_generator PARAMETER INSTANCE = clock_generator_0 PARAMETER C_CLKIN_FREQ = 100000000 PARAMETER C_CLKOUT0_FREQ = 66666666 PARAMETER C_CLKOUT0_PHASE = 0 PARAMETER C_CLKOUT0_GROUP = NONE PARAMETER C_CLKOUT0_BUF = TRUE PARAMETER C_EXT_RESET_HIGH = 0 PARAMETER HW_VER = 4.03.a PORT CLKIN = CLK_S PORT CLKOUT0 = clk_66_6667MHz PORT RST = sys_rst_s PORT LOCKED = Dcm_all_lockedENDBEGIN mdm PARAMETER INSTANCE = mdm_0 PARAMETER C_MB_DBG_PORTS = 1 PARAMETER C_USE_UART = 1 PARAMETER HW_VER = 2.10.a PARAMETER C_BASEADDR = 0x84400000 PARAMETER C_HIGHADDR = 0x8440ffff BUS_INTERFACE SPLB = mb_plb BUS_INTERFACE MBDEBUG_0 = mdm_0_MBDEBUG_0 PORT Debug_SYS_Rst = Debug_SYS_RstENDBEGIN proc_sys_reset PARAMETER INSTANCE = proc_sys_reset_0 PARAMETER C_EXT_RESET_HIGH = 0 PARAMETER HW_VER = 3.00.a PORT Slowest_sync_clk = clk_66_6667MHz PORT Ext_Reset_In = sys_rst_s PORT MB_Debug_Sys_Rst = Debug_SYS_Rst PORT Dcm_locked = Dcm_all_locked PORT MB_Reset = mb_reset PORT Bus_Struct_Reset = sys_bus_reset PORT Peripheral_Reset = sys_periph_resetENDBEGIN microblaze PARAMETER INSTANCE = microblaze_1 PARAMETER HW_VER = 8.50.b PARAMETER C_FSL_LINKS = 1 BUS_INTERFACE DLMB = dlmb_1 BUS_INTERFACE ILMB = ilmb_1 BUS_INTERFACE DPLB = mb_plb BUS_INTERFACE IPLB = mb_plb BUS_INTERFACE SFSL0 = fsl_0 BUS_INTERFACE MFSL0 = fsl_1 PORT MB_RESET = mb_resetENDBEGIN lmb_v10 PARAMETER INSTANCE = ilmb_1 PARAMETER HW_VER = 2.00.b PORT LMB_Clk = clk_66_6667MHz PORT SYS_Rst = sys_bus_resetENDBEGIN lmb_v10 PARAMETER INSTANCE = dlmb_1 PARAMETER HW_VER = 2.00.b PORT LMB_Clk = clk_66_6667MHz PORT SYS_Rst = sys_bus_resetENDBEGIN fsl_v20 PARAMETER INSTANCE = fsl_0 PARAMETER HW_VER = 2.11.f PORT FSL_Clk = clk_66_6667MHz PORT SYS_Rst = sys_bus_resetENDBEGIN fsl_v20 PARAMETER INSTANCE = fsl_1 PARAMETER HW_VER = 2.11.f PORT FSL_Clk = clk_66_6667MHz PORT SYS_Rst = sys_bus_resetENDBEGIN bram_block PARAMETER INSTANCE = lmb_bram_1 PARAMETER HW_VER = 1.00.a BUS_INTERFACE PORTA = ilmb_cntrl_1_BRAM_PORT BUS_INTERFACE PORTB = dlmb_cntrl_1_BRAM_PORTENDBEGIN lmb_bram_if_cntlr PARAMETER INSTANCE = ilmb_cntrl_1 PARAMETER HW_VER = 3.10.c PARAMETER C_BASEADDR = 0x00000000 PARAMETER C_HIGHADDR = 0x0000ffff BUS_INTERFACE SLMB = ilmb_1 BUS_INTERFACE BRAM_PORT = ilmb_cntrl_1_BRAM_PORTENDBEGIN lmb_bram_if_cntlr PARAMETER INSTANCE = dlmb_cntrl_1 PARAMETER HW_VER = 3.10.c PARAMETER C_BASEADDR = 0x00000000 PARAMETER C_HIGHADDR = 0x0000ffff BUS_INTERFACE SLMB = dlmb_1 BUS_INTERFACE BRAM_PORT = dlmb_cntrl_1_BRAM_PORTEND |
|
|
|
这似乎很好。
你能尝试从xmd连接吗? 我假设您要通过SDK连接。 问候 Sikta 以上来自于谷歌翻译 以下为原文 This seems good. Can you try to connect from xmd? I am assuming that you were to connect through SDK. Regards Sikta |
|
|
|
我解决了这个问题,它必须改变.mhs上提到的处理器数量并定义每一个。
以上来自于谷歌翻译 以下为原文 I resolved the problem,it must change the number of Processor mentioned on .mhs and define each one of . |
|
|
|
只有小组成员才能发言,加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2430 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
368浏览 1评论
1964浏览 0评论
683浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 08:22 , Processed in 1.420198 second(s), Total 97, Slave 80 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号